JPH06232714A - 電力用半導体回路装置 - Google Patents
電力用半導体回路装置Info
- Publication number
- JPH06232714A JPH06232714A JP5296786A JP29678693A JPH06232714A JP H06232714 A JPH06232714 A JP H06232714A JP 5296786 A JP5296786 A JP 5296786A JP 29678693 A JP29678693 A JP 29678693A JP H06232714 A JPH06232714 A JP H06232714A
- Authority
- JP
- Japan
- Prior art keywords
- connection terminals
- current
- circuit device
- connection terminal
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 急激なスイッチング過程による電圧スパイク
のためスイッチング素子の破損を簡単に防止できる、直
列に接続された二つの電力用半導体を有する電力用半導
体回路装置を提供する 【構成】 直列に接続された二つの電力用半導体１２を
電源の正と負の接続端子１８，２０の間に配置し、両方
の電力用半導体１２の間に交流負荷接続端子２２を配設
する。正と負の接続端子１８，２０はそれぞれ狭く隣合
わせにされ、互いに平行に配置された少なくとも二つの
分割接続端子２４で構成する。
のためスイッチング素子の破損を簡単に防止できる、直
列に接続された二つの電力用半導体を有する電力用半導
体回路装置を提供する 【構成】 直列に接続された二つの電力用半導体１２を
電源の正と負の接続端子１８，２０の間に配置し、両方
の電力用半導体１２の間に交流負荷接続端子２２を配設
する。正と負の接続端子１８，２０はそれぞれ狭く隣合
わせにされ、互いに平行に配置された少なくとも二つの
分割接続端子２４で構成する。
Description
【０００１】
【産業上の利用分野】この発明は、直列に接続された二
つの電力用半導体を有する電力用半導体回路装置、特に
ブリッジ回路装置に関し、直列に接続された二つの電力
用半導体が電源の正および負の電流接続端子の間に設け
てあり、それ等の電力用半導体の間に交流電流負荷接続
端子が配設されている。電力用半導体としては、トラン
ジスタあるいは IGBT ダイオードのようなスイッチング
素子、あるいはこれに逆並列に接続されたフライホイー
ルダイオードを有するスイッチング素子が考えられる。
つの電力用半導体を有する電力用半導体回路装置、特に
ブリッジ回路装置に関し、直列に接続された二つの電力
用半導体が電源の正および負の電流接続端子の間に設け
てあり、それ等の電力用半導体の間に交流電流負荷接続
端子が配設されている。電力用半導体としては、トラン
ジスタあるいは IGBT ダイオードのようなスイッチング
素子、あるいはこれに逆並列に接続されたフライホイー
ルダイオードを有するスイッチング素子が考えられる。
【０００２】
【従来の技術】この種の回路装置は、本出願人のドイツ
特許第 41 05 155号明細書により知られている。インダ
クタンスを低減するため、それ故、インダクタンスに比
例する過電圧を低減するため、この周知の回路装置で
は、スイッチング素子と対応する切換分岐路のフライホ
イールダイオードとを狭く隣合わせにして配置すること
を提唱している。電源の正および負の電流端子は、この
周知の回路装置で、単なる接続端子として形成され、こ
れ等の接続端子が狭く隣り合わせにして配置されている
と効果的である。
特許第 41 05 155号明細書により知られている。インダ
クタンスを低減するため、それ故、インダクタンスに比
例する過電圧を低減するため、この周知の回路装置で
は、スイッチング素子と対応する切換分岐路のフライホ
イールダイオードとを狭く隣合わせにして配置すること
を提唱している。電源の正および負の電流端子は、この
周知の回路装置で、単なる接続端子として形成され、こ
れ等の接続端子が狭く隣り合わせにして配置されている
と効果的である。
【０００３】少なくとも一つの半導体素子を有する無誘
導性の半導体装置は、欧州特許第 0277 546号明細書に
より周知である。この周知の回路装置でも、接続導線が
狭く隣合わせにして配設され、少なくとも一部互いに平
行に配設されている。
導性の半導体装置は、欧州特許第 0277 546号明細書に
より周知である。この周知の回路装置でも、接続導線が
狭く隣合わせにして配設され、少なくとも一部互いに平
行に配設されている。
【０００４】欧州特許第 0 088 924号明細書によれば、
相互に電気結線され、空間的に隣接して配設された多数
の半導体チップと外部接続部材で構成されたモジュール
方式の半導体装置が知られている。
相互に電気結線され、空間的に隣接して配設された多数
の半導体チップと外部接続部材で構成されたモジュール
方式の半導体装置が知られている。
【０００５】
【発明が解決しようとする課題】この発明の課題は、急
激なスイッチング過程による電圧スパイクのためスイッ
チング素子が破損することを簡単に防止できる、冒頭に
述べたタイプの電力用半導体回路装置を提供することに
ある。
激なスイッチング過程による電圧スパイクのためスイッ
チング素子が破損することを簡単に防止できる、冒頭に
述べたタイプの電力用半導体回路装置を提供することに
ある。
【０００６】
【課題を解決するための手段】上記の課題は、この発明
により、電源の正および負の電流接続端子がそれぞれ少
なくとも二つの分割接続端子で無誘導性に構成されてい
ることによって解決されている。
により、電源の正および負の電流接続端子がそれぞれ少
なくとも二つの分割接続端子で無誘導性に構成されてい
ることによって解決されている。
【０００７】
【作用】電源の正および負の電流接続端子の分割接続端
子により、全電流が分割接続端子の数に応じて、分割接
続端子の数に相当する分割電流成分に低減される。これ
に応じて、全電流の時間的な変化率も同じ分割比で低減
する。電流接続端子の誘導性の電圧降下は端子のインダ
クタンスと前記電流変化率に比例するので、この発明に
よれば、誘導性の電圧降下もそれに応じて低下する。
子により、全電流が分割接続端子の数に応じて、分割接
続端子の数に相当する分割電流成分に低減される。これ
に応じて、全電流の時間的な変化率も同じ分割比で低減
する。電流接続端子の誘導性の電圧降下は端子のインダ
クタンスと前記電流変化率に比例するので、この発明に
よれば、誘導性の電圧降下もそれに応じて低下する。
【０００８】電流端子の各々のインダクタンスが Lで、
電流接続端子の分割接続端子の数がn で、電流接続端子
を流れる全ての電流が iであれば、分割電流接続端子当
たりi/n の電流値となる。各分割接続端子での電流変化
率は 1/n・di/dt となり、各分割接続端子での誘導性の
電圧降下が L・1/n・di/dt となる。つまり、分割接続
端子が二つの場合では、単純に構成された電流接続端子
に比べて、半分の過電圧となる。
電流接続端子の分割接続端子の数がn で、電流接続端子
を流れる全ての電流が iであれば、分割電流接続端子当
たりi/n の電流値となる。各分割接続端子での電流変化
率は 1/n・di/dt となり、各分割接続端子での誘導性の
電圧降下が L・1/n・di/dt となる。つまり、分割接続
端子が二つの場合では、単純に構成された電流接続端子
に比べて、半分の過電圧となる。
【０００９】電源の正および負の電流接続端子が狭く隣
合わせに配置され、二つの電力用半導体の中央に互いに
平行に配置されていると、特に有利であることが判る。
こうすると、インダクタンスが小さく、それ故に誘導性
電圧降下が少ない回路装置を対称に構成できる。
合わせに配置され、二つの電力用半導体の中央に互いに
平行に配置されていると、特に有利であることが判る。
こうすると、インダクタンスが小さく、それ故に誘導性
電圧降下が少ない回路装置を対称に構成できる。
【００１０】最後に述べたタイプの回路装置では、正お
よび負の接続端子の分割電流接続端子がそれぞれ反対方
向に延びていて、電力用半導体が両方の分割電流接続端
子の間の少なくともほぼ中央に配置されていると、有利
である。こうすると、誘導性の電圧降下を最小にし、従
って急激なスイッチングで電源の電流接続端子に生じる
過電圧を最小にする利点を有する回路の対称性を最適に
する。
よび負の接続端子の分割電流接続端子がそれぞれ反対方
向に延びていて、電力用半導体が両方の分割電流接続端
子の間の少なくともほぼ中央に配置されていると、有利
である。こうすると、誘導性の電圧降下を最小にし、従
って急激なスイッチングで電源の電流接続端子に生じる
過電圧を最小にする利点を有する回路の対称性を最適に
する。
【００１１】
【実施例】以下では、図面に示すこの発明による電力用
半導体回路装置の二つの回路を参照して、この発明をよ
り詳しく説明する。
半導体回路装置の二つの回路を参照して、この発明をよ
り詳しく説明する。
【００１２】図１は、ブリッジ回路装置を使用し、直列
に接続された二つの電力用半導体１２を有する電力用半
導体回路装置１０を示す。二つの電力用半導体１２の各
々はスイッチング素子１４と、このスイッチング素子１
４に逆並列に接続されたフライホイールダイオード１６
とを有する。両方の電力用半導体１２は直流電源の正の
電流接続端子１８と負の電流接続端子２０の間に配置さ
れている。両方の電力用半導体１２の間には、一つの交
流負荷接続端子２２も配置されている。
に接続された二つの電力用半導体１２を有する電力用半
導体回路装置１０を示す。二つの電力用半導体１２の各
々はスイッチング素子１４と、このスイッチング素子１
４に逆並列に接続されたフライホイールダイオード１６
とを有する。両方の電力用半導体１２は直流電源の正の
電流接続端子１８と負の電流接続端子２０の間に配置さ
れている。両方の電力用半導体１２の間には、一つの交
流負荷接続端子２２も配置されている。
【００１３】図１に示す回路装置１０の実施例では、正
の電流接続端子１８が三つの分割接続端子２４で構成さ
れている。同様に、負の電流接続端子２０も三つの分割
接続端子２４で構成されている。これに合わせて、分割
接続端子２４当たりの電流は全電流の３分の１に低減す
る。分割接続端子２４当たりの電流の上記低減は、それ
に応じて、各分割接続端子２４の電流変化率の低減と、
これによる各分割接続端子２４の誘導性の電圧降下の低
減をもたらす。既に上で説明したように、三つの分割接
続端子２４の場合では、電流接続端子１８または２０当
たり、単純に構成された接続端子１８または２０に比べ
て、誘導性の過電圧を３分の１に低減する。急激なスイ
ッチング過程による電圧スパイクは、この発明による回
路装置１０の場合、特にスイッチング素子１４あるいは
フライホイールダイオード１６を破損させることはもは
やない。
の電流接続端子１８が三つの分割接続端子２４で構成さ
れている。同様に、負の電流接続端子２０も三つの分割
接続端子２４で構成されている。これに合わせて、分割
接続端子２４当たりの電流は全電流の３分の１に低減す
る。分割接続端子２４当たりの電流の上記低減は、それ
に応じて、各分割接続端子２４の電流変化率の低減と、
これによる各分割接続端子２４の誘導性の電圧降下の低
減をもたらす。既に上で説明したように、三つの分割接
続端子２４の場合では、電流接続端子１８または２０当
たり、単純に構成された接続端子１８または２０に比べ
て、誘導性の過電圧を３分の１に低減する。急激なスイ
ッチング過程による電圧スパイクは、この発明による回
路装置１０の場合、特にスイッチング素子１４あるいは
フライホイールダイオード１６を破損させることはもは
やない。
【００１４】図２は二つの電力用半導体１２を有する電
力用半導体回路装置の構成を示し、両方の電力用半導体
の各々が一つのスイッチング素子１４とこの素子に逆並
列に接続された一つのフライホイールダイオード１６を
有する。この構成の回路装置１０でも、二つの電力用半
導体１２が正の電流接続端子１８と負の電流接続端子２
０との間に互いに直列に接続されている。両方の電力用
半導体１２の間には、一つの交流負荷接続端子２２が配
設されている。回路装置１０を対称に構成することは、
図２の実施例の場合、電源の正および負の電流接続端子
１８，２０が両方の電力用半導体１２の中央に配設する
ことによって達成されている。この構成の回路装置１０
の場合でも、電源の正および負の電流接続端子１８，２
０がそれぞれ分割接続端子２４で形成され、正の電流接
続端子１８の分割接続端子と負の電流接続端子２０の分
割接続端子がそれぞれ逆方向に延びている。二つの電力
用半導体１２は互いに逆方向に延びる二つの分割接続端
子２４の少なくともほぼ中央に配設されている。
力用半導体回路装置の構成を示し、両方の電力用半導体
の各々が一つのスイッチング素子１４とこの素子に逆並
列に接続された一つのフライホイールダイオード１６を
有する。この構成の回路装置１０でも、二つの電力用半
導体１２が正の電流接続端子１８と負の電流接続端子２
０との間に互いに直列に接続されている。両方の電力用
半導体１２の間には、一つの交流負荷接続端子２２が配
設されている。回路装置１０を対称に構成することは、
図２の実施例の場合、電源の正および負の電流接続端子
１８，２０が両方の電力用半導体１２の中央に配設する
ことによって達成されている。この構成の回路装置１０
の場合でも、電源の正および負の電流接続端子１８，２
０がそれぞれ分割接続端子２４で形成され、正の電流接
続端子１８の分割接続端子と負の電流接続端子２０の分
割接続端子がそれぞれ逆方向に延びている。二つの電力
用半導体１２は互いに逆方向に延びる二つの分割接続端
子２４の少なくともほぼ中央に配設されている。
【００１５】図２に示す電力用半導体回路装置１０の構
成では、電流接続端子１８，２０の誘導性の過電圧は、
単純な構成の場合の過電圧の半分に低減し、そのため、
電力用半導体１２のスイッチング素子１４あるいはフラ
イホイールダイオード１６に対する負担が著しく低減す
る。
成では、電流接続端子１８，２０の誘導性の過電圧は、
単純な構成の場合の過電圧の半分に低減し、そのため、
電力用半導体１２のスイッチング素子１４あるいはフラ
イホイールダイオード１６に対する負担が著しく低減す
る。
【００１６】この発明による電力用半導体回路装置の有
利な構成を挙げると、以下の通りである。
利な構成を挙げると、以下の通りである。
【００１７】１．電源の正および負の電流接続端子１
８，２０が狭く隣合わせにして配置され、二つの電力用
半導体１２の中央に互いに平行に配置されていることを
特徴とする電力用半導体回路装置。
８，２０が狭く隣合わせにして配置され、二つの電力用
半導体１２の中央に互いに平行に配置されていることを
特徴とする電力用半導体回路装置。
【００１８】２．正および負の電流接続端子１８，２０
の分割接続端子２４はそれぞれ逆方向に延び、両方の電
力用半導体１２が分割接続端子２４の間の少なくともほ
ぼ中央に配設されていることを特徴とする上記１に記載
の電力用半導体回路装置。
の分割接続端子２４はそれぞれ逆方向に延び、両方の電
力用半導体１２が分割接続端子２４の間の少なくともほ
ぼ中央に配設されていることを特徴とする上記１に記載
の電力用半導体回路装置。
【００１９】
【発明の効果】以上、説明したように、この発明による
電力用半導体回路装置では正および負の電流接続端子に
分割接続端子を使用しているため、急激なスイッチング
過程で生じる電圧スパイクによるスイッチング素子の破
損を簡単に防止できる。
電力用半導体回路装置では正および負の電流接続端子に
分割接続端子を使用しているため、急激なスイッチング
過程で生じる電圧スパイクによるスイッチング素子の破
損を簡単に防止できる。
【図１】この発明による電力用半導体回路装置の第一実
施例の回路図である。
施例の回路図である。
【図２】この発明による電力用半導体回路装置の第二実
施例の回路図である。
施例の回路図である。
１０ 電力用半導体回路装置 １２ 電力用半導体 １４ スイッチング素子 １６ フライホイールダイオード １８ 正の電流接続端子 ２０ 負の電流接続端子 ２２ 交流負荷接続端子 ２４ 分割接続端子
フロントページの続き (72)発明者 テーオ トーファル ドイツ連邦共和国 ヴェー・8504 シュタ イン ノイヴェルカー ヴェーク 33 デ ー
Claims (1)
- 【請求項１】 電源の正および負の電流接続端子（１
８，２０）の間に直列に接続された二つの電力用半導体
（１２）を設け、両方の電力用半導体（１２）の間に交
流負荷接続端子（２２）を配設し、直列に接続された二
つの電力用半導体（１２）を備えた、特にブリッジ回路
装置の電力用半導体回路装置において、 電源の正および負の電流接続端子（１８，２０）がそれ
ぞれ少なくとも二つの分割接続端子（２４）で無誘導性
に構成されていることを特徴とする電力用半導体回路装
置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4240501A DE4240501A1 (de) | 1992-12-02 | 1992-12-02 | Leistungshalbleiter-Schaltungsanordnung |
| DE4240501.7 | 1992-12-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06232714A true JPH06232714A (ja) | 1994-08-19 |
Family
ID=6474192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5296786A Pending JPH06232714A (ja) | 1992-12-02 | 1993-11-26 | 電力用半導体回路装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5455529A (ja) |
| EP (1) | EP0600179B1 (ja) |
| JP (1) | JPH06232714A (ja) |
| DE (2) | DE4240501A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19628131C2 (de) * | 1996-07-12 | 2003-07-17 | Semikron Elektronik Gmbh | Gatespannungsbegrenzung für eine Schaltungsanordnung |
| DE19732723B4 (de) * | 1997-07-30 | 2005-07-07 | Semikron Elektronik Gmbh | Induktivitätsarme Schaltungsanordnung |
| US7035064B2 (en) | 1998-05-29 | 2006-04-25 | Semikron Elektronik Gmbh | Method and circuit arrangement with adaptive overload protection for power switching devices |
| DE102009029515A1 (de) | 2009-09-16 | 2011-03-24 | Robert Bosch Gmbh | Leistungshalbleitermodul und Leistungshalbleiterschaltungsanordnung |
| DE102018204076A1 (de) * | 2018-03-16 | 2019-09-19 | Siemens Aktiengesellschaft | Vorrichtung aufweisend einen Messwandler |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1054590B (de) * | 1957-07-20 | 1959-04-09 | Siemens Ag | Anordnung von Gleichrichterelementen auf rotierenden Bauteilen elektrischer Maschinen, insbesondere fuer die Erregung umlaufender Feldwicklungen von Wechselstromgeneratoren |
| DE1068817B (de) * | 1958-03-22 | 1959-11-12 | Siemens-Schuckertwerke Aktiengesellschaft, Berlin Und Erlangen | Anordnung von Halbleitergleichrichtern auf einer rotierenden Welle |
| US4532443A (en) * | 1983-06-27 | 1985-07-30 | Sundstrand Corporation | Parallel MOSFET power switch circuit |
| DE3420535C2 (de) * | 1984-06-01 | 1986-04-30 | Anton Piller GmbH & Co KG, 3360 Osterode | Halbleiter-Modul für eine schnelle Schaltanordnung |
| FR2635930B1 (fr) * | 1988-08-31 | 1990-11-23 | Sgs Thomson Microelectronics | Commutateur bidirectionnel monolithique a transistors mos de puissance |
| JPH0671063B2 (ja) * | 1989-09-11 | 1994-09-07 | 株式会社東芝 | 大電力半導体装置 |
| US5023493A (en) * | 1989-10-04 | 1991-06-11 | Motorola, Inc. | FET and bipolar transistor bridge circuit for driving a load |
| US5004969A (en) * | 1989-10-16 | 1991-04-02 | Bayview Technology Group, Inc. | Phase control switching circuit without zero crossing detection |
| WO1991009460A1 (en) * | 1989-12-20 | 1991-06-27 | Sundstrand Corporation | Low inductance converter phase assembly |
| US5055722A (en) * | 1989-12-20 | 1991-10-08 | Sundstrand Corporation | Gate drive for insulated gate device |
| FR2659810B1 (fr) * | 1990-03-16 | 1992-06-05 | Merlin Gerin | Interrupteur statique moyenne tension. |
| US5210451A (en) * | 1990-06-25 | 1993-05-11 | Asea Brown Boveri Ltd. | Power semiconductor circuit |
| DE4105155C2 (de) * | 1991-02-20 | 1994-07-07 | Export Contor Ausenhandelsgese | Stromrichterschaltungsanordnung |
-
1992
- 1992-12-02 DE DE4240501A patent/DE4240501A1/de not_active Ceased
-
1993
- 1993-09-29 EP EP93115684A patent/EP0600179B1/de not_active Expired - Lifetime
- 1993-09-29 DE DE59305064T patent/DE59305064D1/de not_active Expired - Lifetime
- 1993-11-26 JP JP5296786A patent/JPH06232714A/ja active Pending
- 1993-12-02 US US08/160,961 patent/US5455529A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE59305064D1 (de) | 1997-02-20 |
| DE4240501A1 (de) | 1994-06-09 |
| EP0600179B1 (de) | 1997-01-08 |
| US5455529A (en) | 1995-10-03 |
| EP0600179A2 (de) | 1994-06-08 |
| EP0600179A3 (de) | 1995-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3193827B2 (ja) | 半導体パワーモジュールおよび電力変換装置 | |
| JP4277169B2 (ja) | 電力用半導体モジュール | |
| JP2754411B2 (ja) | 電力変換装置のスナバ回路 | |
| JP2979923B2 (ja) | 半導体装置 | |
| WO2019038957A1 (ja) | 制御回路および電力変換装置 | |
| US11489437B2 (en) | DC inverter/converter current balancing for paralleled phase leg switches | |
| JP2001274322A (ja) | パワー半導体モジュール | |
| EP0593737A1 (en) | Dual snubber circuit | |
| US5737200A (en) | Semiconductor device protection method | |
| US5025360A (en) | Inverter switch with parallel free-wheel diodes | |
| JPH06232714A (ja) | 電力用半導体回路装置 | |
| JPH11262242A (ja) | 半導体素子の駆動回路およびそれを用いた電力変換装置 | |
| US5010470A (en) | Current balancing structure for semiconductor switching devices | |
| JP2850623B2 (ja) | 半導体装置 | |
| US11621650B2 (en) | Method for current limitation in the event of transient voltage variations at an AC output of a multi-level inverter and a multi-level inverter | |
| US6903911B2 (en) | Protective circuit for a network-controlled thyristor bridge | |
| JP3209727B2 (ja) | 耐障害電源回路 | |
| JPH088394A (ja) | 高速スイッチングデバイスの主回路構成方法 | |
| KR0133530B1 (ko) | 구동회로 | |
| JP3390679B2 (ja) | インバータ装置 | |
| JP3277524B2 (ja) | 半導体スイッチ回路及びインバータ装置 | |
| JPH0638507A (ja) | 電力変換装置 | |
| JPH01125018A (ja) | インバータ回路 | |
| JPH0832187B2 (ja) | インバータ装置 | |
| US6157239A (en) | Integrated full bridge circuit with four transistors |