JPS6129456A - デジタル信号の磁気記録装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はデジタル信号の磁気記録装置に係り、特に、デ
ジタル信号を磁気テープ等の磁気記録媒体に磁化反転の
方向として記録するＰＣＭ記録装置等の磁気記録装置に
関する。

従来の技術 音声等のアナログ信号をデジタル信号に変換し、これを
磁気テープ等の磁気記録媒体に磁化反転の方向として記
録し、再生するＰＣＭ記録再生装置がある。このような
装置に複数トラックを設けられた固定ヘッド方式を適用
する場合、１トラツク宛の伝送レートを低くするために
トラック数を多く設けられた磁気ヘッドを用いる。そこ
で、生産性の面からはヘッド部及び駆動回路が一体とな
って形成されたマルチトラック記録ヘッドで、かつ、記
録デジタル信号がシリアルで入来するように構成された
装置が望ましい。

第６図は一般のマルチトラック記録ヘッドを用いた記録
を説明するための概略図を示す。端子１・・・ｎに入来
したデジタル信号データに対応した記録・電流±ｉ　（
第７図）がマルチトラック記録ヘッドＭ＋・・・Ｍｎに
供給され、磁気テープＴに磁化反転として記録され、ト
ラックパターンＯｈ＋・・・ｃｈｎを形成する。このよ
うなマルチトラック記録ヘッドとしては巻線形のもので
もよいが、トラック数が多いことやヘッド部と信号処理
回路、駆動回路等との接続や生産性等を考慮に入れると
、薄膜等で複数の記録ヘッドが一体的に形成されたもの
が望ましい。

第８図はマスクパターン技術、蒸着技術等を用いて製造
した一般の薄膜記録ヘッドの斜視図を示す。フェライト
ベースＢ上にコイルＰ及びその端子６，７及びヨークＹ
が設けられており、ベースＢとヨークＹとの間に記録ギ
ャップＨが形成されている。このものは、コアにリード
線を巻回して構成する巻線（バルク）形のものに比して
１０数トラツクから数１０トラックのものを容易に製造
し得、しかもトラックピッチが数１０μｍ程度のものも
容易に製造し得る。

然るにこのものは、上記巻線形のものに比してコイルの
ターン数が少ないため、記録ヘッドとして用いるには記
録電流を大にする必要がある。記録電流を小にするには
コイルのターン数を増加すればよいが、マスクパターン
技術では薄膜ヘッドのコイルに平面的に構成することが
基本である故に単層構造にするとターン数は数ターンが
限度である。数１０ターンになると微細加工技術の限界
があり、パターンブリッジ等によって不良品が発生し、
歩留りが悪いのが現状である。

第９図は第８図示の如き一般の薄膜記録ヘッド及び接続
用リード線の等価回路図を示す。同図中、し２はコイル
インダクタンス、　Ｒｍは導体抵抗。

Ｃｌ１１はコイル線間容量であり、これらは端子６゜７
を介して接続用リード線８に接続されている。

Ｌｌはリード線８のコイルインダクタンス、ＲＬはその
導体抵抗、ＣＬはその線間容量である。

このものは接続用リード線８の存在を無視し得ず、又、
インダクタンスＬ２はそれ程大きくない故、導体抵抗Ｒ
ｍの抵抗値が駆動回路側から見た際の主たる負荷になる
場合が多い。即ち、一般の巻線形記録ヘッドが誘導性負
荷であるのに対し、薄膜記録ヘッドは導体抵抗負荷に近
い誘導性負荷になる。従って、薄膜記録ヘッドの駆動回
路としては一定の大電流を供給するように構成されてい
ればよい。

第１０図及び第１１図は従来の薄膜記録ヘッドの駆動回
路の回路図を示し、両図ともマルチトラックの１チャン
ネル分を示す。第１０図はＢＴＬ（バランスド・トラン
スフオームレス）回路と定電流源に１とを組合わせたも
ので、相反動作を行なう半導体スイッチング素子３ａ、
３ｂ及び相反動作を行なう半導体スイッチング素子４ａ
、４ｂが図示の接続状態及びこれと逆の接続状態を繰返
して記録ヘッドＭ＋に電流±ｉを流す。

第１１図は相補回路（コンプリメンタリ・シンメトリ・
サーキット）と正負定電流源に＋　、に２とを組合わせ
たもので、相反動作を行なう半導体スイッチング素子５
ａ、５ｂが図示の接続状態及びこれと逆の接続状態を繰
返して記録ヘッドＭ＋に電流±ｉを流す。

第１０図及び第１１図に示す駆動回路において、スイッ
チング素子３ａ〜５ｂを、導通時の抵抗値が零〇の理想
的な素子で構成し得ず、その結果、スイッチング素子３
ａ〜５ｂには常に抵抗値が存在し、これにより、電力損
失を生じる。特に第１０図示の回路では、１個の記録ヘ
ッド宛４個のスイッチング素子を必要とし、又、記録ヘ
ッドＭ＋に電流を供給する経路に２個のスイッチング素
子を必要とし、これらにより、電流損失が大になり、マ
ルチトラックでは極めて大きな電力損失になる。

ところで、薄膜記録ヘッドはマスクパターン技術を用い
ればマルチトラックのものを製造することが容易であり
、駆動回路との接続を考慮に入れると、例えば各記録ヘ
ッドの一方の端子を接地端子として共通接続することが
望ましく、又、第１２図に示すように薄膜記録ヘッドＡ
及び駆動回路Ｂを同一のヘッドケースＤに内蔵し、デジ
タルデータがシリアルで供給される構成においては磁気
テープ面の発熱を防止するために最小の電力餉失及び最
小の配線ボンディング数にすることが望ましい。なお、
第１２図中、Ｅは入力端子群、Ｃはシリアルデータ等の
引出し基板である。

第１３図は第１２図示の薄膜記録ヘッドの駆動回路Ｂの
回路図を示す。このものは４チヤンネルヘツドの例であ
り、端子ＳＤに入来したシリアルデータをシルアル／パ
ラレル変換レジスタ群１０にてパラレルデータに変換し
、ラッチ群２０にラッチし、ラッチ出力にてスイッチン
グ素子群３０の例えばＰチャンネルのＭ、ＯＳ形トラン
ジスタにて構成されるスイッチング素子Ｓ＋〜８４’　
をオン、オフして記録ヘッド群４０の記録ヘッドＭ１〜
Ｍ４に正方向電流及び逆方向電流を流す。

第１４図はコンパクトカセットテープにデジタル信号を
記録し、再生する時のトラックパターンの概略図を示す
。このものは、中央ＣＬを中心に上部（Ａ面）を正方向
記録再生に用い、下部（Ｂ面）を逆方向記録再生に用い
る。Ａ面、Ｂ面に夫々２２トラック設けた場合（ｎ＝２
２）、第１トラツク＜ｃｈｌ）をＡＬＩＸトラック、第
２２トラツク（ｃｈｎ　）をＣＵＥトラックと称し、第
２トラツク（ｃｈ２）乃至第２１トラツク（ｃｈｎ−１
）をデータトラックと称する。

デジタルデータはデータトラックｃｈ２〜ｃｈｎ−１で
ある２０トラツクに分散され、記録される。

データトラックは通常の音声信号の記録、再生時に用い
られ、ＡＵＸｔ−ラック或いはＣ（ＪＥＩ−ラックは信
号を予め記録しておく場合又はデータトラック記録後に
改めて記録を行なう場合等に用いられる。

本発明が解決しようとする問題点 マルチトラックの記録ヘッドは全て常に駆動状態にある
のではなく、人為的に選択して用いられる。単に、第１
トラツクと第２トラツクに別に記録する構成では、第１
２図示の薄膜記録ヘッドＡと駆動回路Ｂとの接続ボンデ
ィングを別に行なう方法等が考えうれるが、各トラック
毎に記録状態か否かを区別しようとすると記録ヘッドＡ
と駆動回路Ｂとの間に電子スイッチ又は機械的スイッチ
（これらは人為的に選択して用いる）を設けてとれらを
外部から制御しなければならない。このため、記録デー
タ転送回路の他に特別にこの様なトラック選択・制御回
路を設けなければな゛らず、回路が複雑になる等の問題
点があった。

第１５図（Ａ）は第１３図示のスイッチング素子群３０
の一部の具体的回路の一例の回路図を示す。同図におい
て、入力端子１Ｎに入来した信号はＰチャンネルＭＯ８
形トランジスタＳ１及びＮチャンネルＭＯ８形トランジ
スタＳｔ’　にて構成されるコンプリメンタリスイッチ
ングペアにより反転出力された後、破線で包囲したトラ
ンスミッションゲートを介して記録ヘッドＭ１に供給さ
れ、電流を流す。

トランスミッションゲートは同図（８）に示す如く、Ｎ
チャンネルＭＯ８形トランジスタＳｘ’のゲート制御端
子ＯＬが論理１（十Ｖｄｄ）で、がっ、ＰチャンネルＭ
Ｏ８形トランジスタＳｘのゲート制御端子ＣＬが論理０
（−Ｖｓｓ）の時抵抗はＲＯｎとなってトランジスタ３
ｘ　、　３ｘ　’　がオンとなり、逆の場合に抵抗は無
限大となってオフとなる。このように、各トラック毎に
トランスミッションゲートを設けたため、駆動するべき
トラックを明確に区別し得る。

ここで、記録ヘッドＭ１に例えば電源→−Ｖｄｄがらア
ースに電流＋１を流す場合、端子１ＮにトラレジスタＳ
１がオンでトランジスタ８１′がオフになる論理Ｏの入
力信号（−Ｖｓｓ）を供給し、トランスミッションゲー
トの制御信号ＯＬ、ＣＬを夫々論理１，０の状態にして
＋■ｄｄなる電圧をトランジスタＳ１，３ｘ、３ｘｌ　
を介して記録ヘッドＭ＋に印加する。この状態ではトラ
ンジスタＳ１及びトランスミッションゲートが直列に接
続されたことになり、前記抵抗ＲＯｎに電流が流れるこ
とによって電力損失が増大し、記録ヘッドの発熱量が大
になり、又、ＩＣ化した場合に回路面積が大になる等の
問題点があった。

又、制御信号ＣＬ、ＣＬをデジタルデータとしてシリア
ルで外部から供給し、記録ヘッド内部に制御レジスタを
設けた構成において、シリアルデータ転送中に何らかの
外部雑音が混入して誤り整生じた場合、正確に所望の制
御状態で記録が行なわれているか否かが不明となり、動
作信頼性が低い問題点があった。

本発明は、記録データ転送手段とトラック開閉成を制御
する制御データを転送する制御データ転送手段とを共用
して回路を簡単に構成し得、又、記録電流経路に接続さ
れる電子スイッチを１トラック宛１個にして電力損失を
少なくし得、更に、予め設定されたトラック制御データ
とこれによって開閉成制御されたヘッドの駆動状態に対
応した出力制御データとが一致した時記録データの記録
を可能にすることにより外部雑音等の影響を受けること
がない動作信頼性の高い磁気記録装置を提供することを
目的とする。

問題点を解決するための手段 第１図及び第４図中、並列データ端子群ＰＤ１゜シフト
レジスタＳ’ＲＩ、データセレクタＳＥＬ。

トランスファーゲートＴＧ＋　、制御回路Ｃ０ＮＴ。

フリップフロップ１１〜１４．２１〜２４．５１〜５４
．ラッチモードコントローラＬＭＣ，ｔ−ランスファー
ゲートＴＧ等は記録データ転送手段。

制御データスイッチ群ＰＤ２．制御回路Ｃ０ＮＴ。

データセレクタＳＥＬ、　トランスファーゲートＴＧ＋
＋７リツプフロツプ１１〜１４．２１〜２４゜５１〜５
４．ラッチモードコントラローラＬＭＣ。

トランスファーゲートＴＧ等は制御データ転送手段、制
御回路Ｃ０ＮＴは記録ヘッドからの出力制御データとト
ラック制御データとを比較する手段である。

作用 スイッチ群ＰＤ２にてｉクツ９選択して得たトラック制
御データにてヘッドＭ１〜Ｍ４の駆動状態を制御し、こ
の制御によって得られたヘッドからの出力制御データを
制御回路Ｃ０ＮＴに供給してここでこの出力制御データ
とトラック制御データとを比較し、これらが一致した時
シフトレジスタＳＲ１の出力である記録データを記録可
能にする。

実施例 第１図は本発明装置の一実施例の回路図を示す。

同図において、正電源端子Ｖｄ（ＩはＰチャンネルエン
ハンスメントＭＯ８形トランジスタ８１〜Ｓ４の共通接
続されたソースに接続されており、負電源端子−Ｖｓｓ
はＮチャンネルエンハンスメントＭＯ８形トランジスタ
Ｓ＋’〜８４’の共通接続されたソースに接続されてい
る。トランジスタＳ１゜Ｓ＋’　の各ドレインは共通接
続されて配録ヘッドＭ１の巻線の一端に接続されており
、その巻線の他端は電流検出用抵抗ｒを介して接地端子
ＧＮＤに接続されている。その他のトランジスタ８２〜
８４　、８２　’〜Ｓａ’　も上記と同様に接続されて
いる。

記録ヘッドＭ１と電流検出用抵抗ｒとの接続点は電流検
出回路６１の入力端子ａに接続されており、記録ヘッド
Ｍ１に流れる正負の記録電流を±ｉｏとすると、電流検
出回路６１においてＶ−±１０命ｒ なる電圧として検出される。電流検出回路６１は、例え
ば所定の電圧閾値よりも大か否かを検出するウィンドコ
ンパレータを設けられており、ウィンドコンパレータか
ら±　ｎＶ以上を１．±　ｎｙ以下を零とする論理出力
が取出される構成と′されており、記録ヘッドＭ１に電
流が流れている場合には論理１．流れていない場合は論
理Ｏとなる電流検出出力が端子すより取出される。この
電流検出出力はパラレル／シリアルシフトレジスタを構
成する単位フリップ７０ツブ７１の並列データ入力端子
Ｐに供給される。

他の電流検出回路６２〜６４からも上記と同様の動作に
より電流検出出力が取出され、単位フリップフロップ７
２〜７４に供給される。なお、第１図中、電流検出回路
６１〜６４及び他の論理回路に必要な電源端子、配線等
は図面を簡略化するために省略する。

クロック信号Ｆｂは最小磁化反転周期毎にデジタルデー
タをラッチするためのもので、後述のラッチモードコン
トローラＬＭＣに供給される一方、Ｄフリップフロップ
２１〜２４のクロック入力端子Ｃに夫々供給される。記
録デジタル信号は全てシリアルデータとして転送され、
シリアル／パラレルシフトレジスタを構成する単位フリ
ップフロップ１１のデータ入力端子りに供給される一方
、トランスファーゲート回路ＴＧの端子ａに供給される
。

上記シリアルデータと同期した転送りロックＣＫはラッ
チモードコントローラＬＭＣに供給される一方、シリア
ル／パラレルシフトレジスタを構成する単位フリップフ
ロップ１１〜１４の夫々のクロック端子Ｃに供給される
一方、前記単位フリップフロップ７１〜７４のクロック
入力端子Ｃに供給される。フリップ７０ツブ１１の出力
Ｑは次段のフリップフロップ１２のデータ入力端子りに
供給される一方、Ｄフリップフロップ５１のデータ入力
端子りに供給される。他の７リツプフロツプ１３．１４
の各出力も上記のものと同様にして各フリップフロップ
に供給される。

ラッチ回路群を構成するＤフリップフロップ２１〜２４
はクロック信号Ｆｂの立上りエツジでデータ入力端子り
の内容をラッチ保持するもので、その保持出力は相補出
力Ｑ、ｏとして出力され、出力Ｑは２人力ナントゲート
Ｇｏ　、　Ｇ２＋　＋　Ｇ３１　＋Ｇ４１の一方の入力
端子に供給される一方、出力６は２人力ナントゲートＧ
Ｉ２　、Ｇ２２．Ｇ３２．Ｇ４２の一方の入力端子に供
給される。２人力ナンドゲートＧ１１．Ｇ１２の他方の
入力端子は共通に接続されてパルストレイン端子ＰＴに
接続されており、他の２人力ナンドゲートＧ２＋とＧ２
２．Ｇ３１とＧ３２゜Ｇ４１とＧ４２の他方の入力端子
も同様に共通に接続されてパルストレイン端子ＰＴに接
続されている。

ナントゲートＧｎの出力は２人カアンドゲートＧＩ４の
一方の入力端子に接続され、アンドゲートＧＨの他方の
入力端子はＤフリップ７０ツブ５１の６出力に接続され
ている。ナントゲートＧＩ２の出力は２人力ナントゲー
トＧＩ３の一方の入力端子に接続され、ナントゲートＧ
　＋３の他方の入力端子はＤフリップフロップ５１のＱ
出力に接続されている。以下、ナントゲートＧ２＋　、
　Ｇ３１　、　Ｇ４１　。

Ｇ２２　、　Ｇ３２　、　Ｇ４２の各出力も上記のもの
と同様に接続されている。

ナントゲートＧＩ３の出力はトランジスタＳ＋（７）ゲ
ートに接続されており、アンドゲートＧ１４の出力はト
ランジスタＳ＋’のゲートに接続されている。他のトラ
ックのナントゲートも上記のものと同様に接続されてい
る。トランジスタＳ＋”Ｓ４゜Ｓ＋’〜８４’　はいず
れもエンハンスメント形であるので、ノーマリオフの特
性即ちゲート電圧とソース電圧とが同じ状態でドレイン
・ソース間電流が遮断されるスイッチング特性を有する
。

４トラツクの場合、クロック信号ＧＫが最小磁化反転周
期クロック信号Ｆｂの４倍の周波数のクロック４Ｆｂで
これに同期して入来すると、クロック信号Ｆｂの周期毎
に１トラツクから４トラツク迄の記録すべきデジタルデ
ータが順次シリアルデータとして端子ＳＤに入来する。

フリップフロップ１１は、第１のクロックの立上りで入
力端子りの論理値を出力端子Ｑより出力して保持し、第
２のクロックの立上りで次のデータを端子Ｑより出力す
る。これと同時にフリップフロップ１２は、前段のＱ出
力を入力データとして次段の７リツプフロツプ１３に転
送する。

このようにして１トラツクから４トラツク迄のデータが
夫々フリップフロップ１１〜１４のＱ出力に保持されて
いる間に、夫々のＱ出力を入力データとするＤフリップ
７０ツブ２１〜２４のクロック入力端子Ｃにクロック信
号Ｆｂの立上りエツジが供給されると、次のクロック信
号Ｆｂの立上りエツジが入来する迄の時間Ｄフリップ７
０ツブ２１〜２４の出力Ｑ、ｏはそのデジタルデータが
保持されている。これらの動作は一般のシリアル／パラ
レルシフトレジスタ及びラッチ回路の動作と同じである
。

第２図は第１図示の回路における第１トラツクの動作の
みを更に詳細に説明するための回路の回路図を示し、同
図中、第１図と同一構成部分には同一番号を付す。第３
図はその各部の動作説明用タイミングチャートを示す。

第２図では第１図示電流検出回路以降は省略してあり、
Ｄフリップフロップ５１のＱ出力にて記録状態か否かを
検出する構成の実施例を示す。

第２図において、パルストレイン端子ＰＴは、信号が入
力されていない状態（入力端子がオーブン）では第３図
（Ｂ）に示すように時刻ｔｏ〜ｔ４迄内部プルアップ等
により等価的に論理１が入来されているのと同様である
ものとし、時刻ｔ４〜ｔ８迄はクロック信号Ｆｂの整数
倍の周波数でデユーティ比５０％以下のパルストレイン
クロックが入来するものとする。パルストレインクロッ
クのデユーティ比が大きくなり、インパルスに近くなる
程、飽和記録電流に対する駆動電力の省力化を図り得る
ことは公知である。

第２図において、端子ＰＴが論理１の場合、ナントゲー
トＧＩ１．Ｇ１２の出力ｇ＋　、　　！１２　　（第３
図（Ｃ）、（Ｄ））は時刻１．〜ｔ４のように７リツプ
フロツプ２１のＱ出力ｄ　（同図（Ａ））が反転して出
力されるのみであるが、端子ＰＴが論理０．１を繰返さ
れる場合、時刻ｔ４〜ｔ８に示すように出力ｇ１はパル
ストレインが論理０でかつデータｄが論理１の時だけ論
理Ｏになり、出力ｇ２はパルストレインが論理Ｏでかつ
データｄが論理０の時だけ論理１になるように動作する
。端子ＰＴの信号の有無に拘らず、Ｄフリップフロップ
５１のＱ出力用　（第３図（Ｅ））が論理Ｏの場合、ナ
ントゲートＧ　＋ａの出力ｇ１′（同図（Ｆ））が＋Ｖ
ｄｄ、アンドゲートＧ１４の出力ｇ２′（同図（Ｇ））
が−Ｖｓｓになる故、トランジスタＳｔ。

Ｓ、ｔ　がオフとなり、ヘッドＭ１には十■ｄｄ。

−Ｖｓｓのいずれからも電流が流れない状態になる。

一方、Ｄフリップ７０ツブ５１のＱ出力用が論理１の場
合、ナントゲートＧＩ３の出力９１′、アンドゲートＧ
Ｉ４の出力＜１２’Ｇよ夫々ナントゲートＧｕ　、　Ｇ
Ｉ２　ｆ）出力（１１、（１２ｋ一対応ＬＴ＋Ｖｄｄ。

−ＶＳＳになり、ヘッドＭ１には電流±１　（第３図（
Ｈ））が流れる。

このようにして第１図示のヘッドＭ１〜Ｍ４はＤフリッ
プフロップ５１〜５４の論理出力用の状態に応じて記録
すべきか否かが制御される。

ところで、Ｄフリップフロップ５１〜５４のデータ転送
の制御はラッチモードコントローラＬＭＣによってなさ
れる。第５図はラッチモードコントローラＬＭＣの具体
的ブロック系統図、第４藺はラッチコントロ゛−ラＬＭ
Ｏを外部から制御するためのシリアルデータ制御回路の
ブロック系統図を示す。第１図示の回路は第１２図示の
駆動回路ＢとしてＩＣチップで構成されて記録ヘッドに
内蔵されるが、第４図示の回路は記録ヘッドに内蔵され
ない外部のものである。

第４図において、ＰＤｌは記録すべき複数トラックのデ
ジタルデータが入来する並列データ入力端子群で、パラ
レル／シリアルシフトレジスタＳＲ１の並列入力端子Ａ
、Ｂ、・・・、Ｘに接続されている。ＰＤ２は複数トラ
ックに対応して設けられた記録すべきか否かを論理１，
０に対応して発生する制御スイッチ群で、パラレル／シ
フトレジスタＳＲ２の並列入力端子Ａ、Ｂ、・・・、Ｘ
に接続されており、夫々の制御データの論理値を供給す
る。

制御スイッチ群ＰＤ２は例えばスイッチ８１０〜Ｓｎｏ
に夫々対応したキーボード等によって選択すべきトラッ
クに応じてデータ入力し、これをＲＯＭ等に書込んでト
ラック制御データとしてシフトレジスタＳＲ２に供給す
る構成とされている。

スイッチＳｏは記録開始スイッチで、手動モーメンタリ
単極スイッチで、一方は接地され、他方は抵抗ｒを介し
て電圧＋５■が印加されている。

即ち、通常は論理１を発生し、手動により記録開始を行
なう場合に瞬時接地されて論理０を発生ずる。この論理
出力は、制御回路Ｃ０ＮＴの端子ＲＰに接続される一方
、データセレクタＳＥＬの制御端子Ｃに供給される。デ
ータセレクタＳＥＬは入力端子Ａ、Ｂいずれかに入来し
た信号を出力端子Ｙに取出すもので、通常はスイッチＳ
ｏから論理１が供給されている状態において、シフトレ
ジスタＳＲＩのシリアルデータ出力を出力端子Ｙに出力
する一方、スイッチＳｏから論理Ｏが供給される状態で
はシフトレジスタＳＲ２のシリアルデータ出力を出力端
子Ｙに出力する。

ＴＧ＋　はトランスファゲートで、通常はデータセレク
タＳＥＬの出力Ｙを六入力としてそのまま出力Ｂとする
バッファゲートとして動作するが、制御回路Ｃ０ＮＴの
出力ｅＴｌが制御入力端子Ｅに供給されており、論理Ｏ
では出力Ｂが開放状態はなるように制御され、論理１で
出力Ｂが入力Ａと同じ状態となる。制御回路Ｃ０ＮＴか
らはクロック信号Ｆｂ、シリアルデータ転送りロック信
号ＯＫが出力され、トランスファゲートＴＧ＋からの出
力Ｂと共にシリアルデータ出力端子群ＤＩ０に供給され
る。

第４図においてクロック信号Ｆｂのデユーティ比が５０
％未満で、例えば２２トラツクデータをシリアルで転送
する場合、シリアルデータ転送りロックＧＫの２２クロ
ツク周期がクロック信号Ｆｂの周期であるとすると、１
０クロツクが論理１．１２クロツクが論理Ｏであるクロ
ック信号Ｆｂが制御回路Ｃ０ＮＴの出力端子ｆｂより出
力され、スイッチ８０が閉路している間はＦｂ即ち１０
クロツクが論理０．１２クロツクが論理１となるように
クロックが逆相になるように構成されている。

制御回路Ｃ０ＮＴは、スイッチ８０が閉路中第１及び第
２のＦｂクロック周期にシフトレジスタＳＲ２の並列デ
ータの内容をデータセレクタＳＥＬ、　トランスファゲ
ートＴＧ＋を介してシリアルデータ出力端子ＳＤに出力
する一方、ストア入力端子ｓｔを介してその内部レジス
タにシフトレジスタＳＲ２の並列データの内容を保持す
る。又、制御回路Ｃ０ＮＴは、スイッチＳｓが閉路中の
第３及び第４のＦｂクロック周期では出力端子ｅ１より
論理Ｏを出力してトランスファゲートＴＧ＋の出力Ｂを
切離し、シリアルデータ出力端子ＳＤのデータをデータ
リターン端子ｄｒを介して内部レジスタに取込んで前記
内部レジスタに保持されているシフトレジスタＳＲ２の
並列データの内容と一致した場合にスイッチＳＯが閉路
していても第５のＦｂクロック周期からＦｂからＦｂに
切換えるように動作する構成とされている。

なお、ＳＬはシフト／ロード制御信号で、Ｆｂクロック
周期毎に並列データをシフトレジスタＳＲ１，ＳＲ２に
ローディングする制御パルス信号である。

第５図において、カウンタＭのデータ出力Ｑｏ　。

Ｑ＋　、Ｇ２　、Ｇ３は夫々ラッチ回路りのデータ入力
端子Ｄｏ　、Ｄ＋　、Ｄ２　、Ｄ３に供給され、ラッチ
回路［の出力ＱＯ、Ｑ＋　、Ｇ２　、Ｇ３は夫々コンパ
レータＮの入力端子Ａｏ　、　Ａｒ　、　Ａ２　、　Ａ
３に供給されている。コンパレータＮの入力Ｂｅ　。

Ｂ＋　、Ｂ２　、Ｂｇはスイッチ群り、Ｓ、により所定
の論理値が与えられている。コンパレータＮの出力は、
入力されるデジタル信号Ａ、Ｂ群の論理値がＡ＜８の時
論理１とされ、２人力ナンドゲートＧ４の共通接続され
た入力端子に供給され、ナントゲートＧ４の出力は２人
力ナンドゲートＧ５のクロック信号Ｆｂ入力端子とは別
の入力端子に供給され、ナントゲートＧ５の出力は端子
Ｃ１より取出されると共に、インバータＧ６を介して端
子Ｃ２より取出される。

カウンタＭはダイレクトクリア端子ＣＬを有するカウン
タ回路であり、Ｆｂクロックの立下り部分の位置でナン
トゲートＧ＋　、Ｇ２　、Ｇ３によるネガティブクリア
パルスが発生され、そのクリア端子ＣＬに供給される。

例えばＦｂクロックとしてクロック周期中に転送りロッ
クが２２クロツクあった場合、Ｆｂクロックのデユーテ
ィ比を検出するのが目的であるので、Ｆｂクロック周期
中に論理１の期間に転送りロックが１０クロツク以下で
ある場合は記録用データ転送モード、１２クロツク以上
であれば出力制御データ転送モードと判定し、必要な制
御出力Ｃ１〜Ｃ３が出力される。

固定データ入力回路り、Ｓ、は、バイナリコードで交互
に論理１．０に設定されている。クロック信号Ｆｂが入
来すると、クロックの立下り部分でナントゲートＧ＋　
、Ｇ２　、Ｇ３を介してネガティブクリアパルスが発生
し、カウンタＭの内容がクリアされ、転送りロックＣＫ
が入来される毎にカウンタＭの内容がインクリメントさ
れ、順次出力ＱＤ−０３が取出される。クロック信号Ｆ
ｂの立上りでラッチ回路りはカウンタＭの出力ＱＯ〜Ｑ
３を保持し、コンパレータＮのへ入力端子群にそのデー
タを出力保持する。

コンパレータＮは、予め設定しである固定データ入力回
路り、Ｓ、によるデジタル値Ｂａ＝８３’に対してカウ
ンタＭのラッチ後の入力デジタル値Ａｏ−Ａ３がＡ＜Ｂ
の関係にある場合、論理１を出力する一方、他の場合は
論理Ｏを出力する。出力Ａ＜Ｂはゲート０４〜Ｇ６にて
ナンド演算され、ゲートＧ５の出力が端子Ｃ１より取出
される。

このようにしてラッチモードコントローフ１ＭＯでは、
クロック信号Ｆｂのデユーティ比が論理０の周期が論理
１のそれよりも短かい時のみ端子Ｃ１よりポジティブエ
ツジクロックを出力する。

端子Ｃ２、Ｇ３の出力は夫々第１図示のパラレル／シリ
アルレジスタ７１〜７４のシフト／ロードパルス及び第
１図示のトランスファゲートＴＧのタイミングを制御す
るものであり、端子Ｃ２の信号は端子Ｃ１の信号からゲ
ートＧ６によって遅延された信号であり、端子Ｃ３の信
号はクロック信号Ｆｂをクロック入力とするカウンタに
の６２出力を用いている。

第１図において、端子Ｆｂに入来するクロック信号Ｆｂ
のデユーティ比が第５図示のラッチモードコントローラ
ＬＭＣによって判定され、出力制御データ転送状態であ
る場合、Ｄフ、リップ７０ツブ５１〜５４のラッチ回路
はラッチモードコントローラＬＭＣの出力Ｃ１により単
位フリップ７０ツブ１１〜１４のＱ出力をラッチする。

これが出力制御データとなるので、ラッチ回路５１〜５
４の出力ＱはナントゲートＧＩ３．アンドゲートＧ％４
〜ナントゲートＧ５．アンドゲートＧ４４を介してトラ
ンジスタＳ＋　、Ｓｔ　’〜トランジスタ８４１３４’
の状態を制御する。

例えばトランジスタＳ＋　、Ｓｔ　’　ともオフに制御
されればヘッドＭ＋には電流は流れないので電流検出抵
抗ｒｌには電圧は発生せず、電流検出回路６１の出力す
は論理０となる。その他の記録ヘッドＭ２〜Ｍ４がいず
れかの電流±１が流れている場合には、電流検出回路６
２〜６４の出力すは論理１となる。このようにして検出
された出力制御データは、パラレル／シリアルシフトレ
ジスタ７１〜７４によりトランスファゲートＴＧの入力
端子すから出力端子ａを介してシリアルデータ端子ＳＤ
より外部に送出され第４図示の外部シリナルデータ制御
回路の端子ＳＤを介して制御回路Ｃ０ＮＴにおいて出力
制御ラッチ回路５１〜５４の出力状態を判定する。

スイッチ群ＰＤ２におけるトラック選択に対応したトラ
ック制御データとこれによって開閉成制御されたヘッド
Ｍ＋　、Ｍ２　＊・・・の駆動状態に対応した出力制御
データとが一致した時□、シフトレジスタ５Ｒ−１から
の記録用デジタルデータがデータセレクタＳＥ’Ｌ、ト
ランスファゲートＴＧ＋　、端子ＳＤを介して第１図示
の回路に供給されてヘッドＭＩ’、Ｍ２．・・・にて記
録される。

なお、電流検出回路６１〜６４．抵抗ｒ１〜ｒ４を設け
る代りに、第２図に示す如く、Ｄフリップフロップ５１
（〜５４）のＱ出力をそままシフトレジスタ７１（〜７
４）に供給してヘッドＭ１〜Ｍ４の状態を検出するよう
にしてもよいことは勿論である。

発明の効果 本発明装置は、記録すべき複数のトラックのデジタル情
報をシリアルデータに変換して転送する記録データ転送
手段と、トラック開閉成を制御する制御データを転送す
る制御データ転送手段とを共用し、選択されたトラック
に対応したトラック制御データを転送して複数の磁気記
録ヘッドの駆動を選択制御し、制御された磁気記録ヘッ
ドからの出力制御データとトラック制御データとを比較
して一致した時上記記録データを磁気記録ヘッドに転送
するように構成したため、従来装置に比して回路を簡単
に構成し得、又、記録電流経路に接続される電子スイッ
チを１トラック宛１個にして電力損失を少なくし得、更
に、外部雑音等の影響を受けることがなく、動作信頼性
を高くし得る等の特長を有する。

【図面の簡単な説明】 第１図及び第２図は夫々本発明装置の一実施例の回路図
及びその一部の回路図、第３図は第１図及び第２図示の
回路の動作説明用タイミングチャート、第４図はシリア
ルデータ制御回路のブロック系統図、第５図はラッチモ
ードコントローラの具体的ブロック系統図、第６図はマ
ルチトラック艷録ヘッド及び磁気テープの概略図、第７
図はデジタル信号の記録電流波形図、第８図及び第９図
は夫々一般の薄膜記録ヘッドの一例の概略斜視図及びそ
の等価回路図、第１０図及び第１１図は記録ヘッド駆動
回路の回路図、第１２図は一般の■Ｃ内蔵記録ヘッドの
概略斜視図、第１３図は従来のシリアル／パラレル出力
駆動回路の回路図、第１４図は従来の往復記録の場合の
トラックパターン、第１５図は従来のトランスミッショ
ンゲートを用いた駆動回路の回路図及び動作モード説明
図である。 １１〜１４．７１〜７４・・・単位フリップフロップ、
２１〜２４．５１〜５４・・・Ｄフリップ７０ツブ、６
１〜６４・・・電流検出回路、８１〜８４′・・・トラ
ンジスタ、Ｍ１〜Ｍ４・・・磁気記録ヘッド、Ｇ１１〜
Ｇ１３．Ｇ２１〜Ｇ２３．Ｇ３１〜Ｇ３３．Ｇ４１〜Ｇ
４３・・・ナントゲート、Ｇ１４　、　Ｇ２４　、　Ｇ
３４　、　Ｇ４４・・・アンドゲート、ＬＭＣ・・・ラ
ッチモードコントローラ、ＴＧ、ＴＧ＋・・・トランス
ファゲート、ＣＯＮ丁・・・制御回路、ＳＲ１，ＳＲ２
・・・シフトレジスタ、ＰＤＩ・・・並列データ端子群
、ＰＤ２・・・制御データスイッチ群、ＳＥＬ・・・デ
ータセレクタ、Ｓｏ・・・記録開始スイッチ、ｒ１〜ｒ
４・・・抵抗。 第８図 第９図 （Ｂ） 手続補正書 昭和６０年４月４日 特許庁長官　　志　賀　　学　　殿 （特許庁審査官　　　　　　　　　殿）１、事件の表示 昭和５９年特　許　願第　１５１００５　　号３、補正
をする者 特　　　許　出願人 住　所　　尋２２１　　神奈川県横浜市神奈用区守屋町
３丁目１２番地名称　（４３２）　　日本ビクター株式
会社代表者　取締役社長　　宍道一部 本代理人 ５、補正命令の日付 自発補正 ６、　補正の対象 明細書の特許請求の範囲、発明の詳細な説明の欄。 ７、　補正の内容 （１）　　明細書中、特許請求の範囲の欄記載を別紙の
通り補正する。 （２）同、第７頁第４行記載の「電流」を「電力」と補
正する。 特許請求の範囲 「（１）複数のトラックを有する磁気テープ等の磁気記
録媒体に該複数のトラックに対応して設けられた磁気記
録ヘッドにてデジタル論理１．０に変換されたデジタル
０２値信号を磁化の方向として記録し、この場合、ある
デジタル情報を該複数の磁気記録ヘッドのうちのある磁
気記録ヘッド群に記録する一方、他のデジタル情報を他
の磁気記録ヘッドに記録し、上記複数のトラックのうち
所定のトラックを選択して上記デジタル情報を任意のト
ラックの組合わせで記録するようにトラック開開成機能
を設けられたデジタル信号の磁気記録装置において、上
記記録すべき複数のトラックのデジタル情報をシリアル
データに変換して転送する記録データ転送手段と、上記
トラック開開成を制御する制御データを転送する制御デ
ータ転送手段とを共用し、上記選択されたトラックに対
らしたトラック制御データを転送して上記複数の磁気記
録ヘッドの駆動を選択制御し、該制御された磁気記録ヘ
ツドからの出力制御データと該トラック制御データとを
比較して一致した時上記記録データを上記磁気記録ヘッ
ドに転送するように構成してなることを特徴とするデジ
タル信号の磁気記録装置。

Claims (2)

【特許請求の範囲】
1. （１）複数のトラックを有する磁気テープ等の磁気記録
   媒体に該複数のトラックに対応して設けられた磁気記録
   ヘッドにてデジタル論理１、０に変換されたデジタルに
   ２値信号を磁化の方向として記録し、この場合、あるデ
   ジタル情報を該複数の磁気記録ヘッドのうちのある磁気
   記録ヘッド群に記録する一方、他のデジタル情報を他の
   磁気記録ヘッドに記録し、上記複数のトラックのうち所
   定のトラックを選択して上記デジタル情報を任意のトラ
   ックの組合わせで記録するようにトラック開閉成機能を
   設けられたデジタル信号の磁気記録装置において、上記
   記録すべき複数のトラックのデジタル情報をシリアルデ
   ータに変換して転送する記録データ転送手段と、上記ト
   ラック開閉成を制御する制御データを転送する制御デー
   タ転送手段とを共用し、上記選択されたトラックに対応
   したトラック制御データを転送して上記複数の磁気記録
   ヘッドの駆動を選択制御し、該制御された磁気記録ヘッ
   ドからの出力制御データと該トラック制御データとを比
   較して一致した時上記記録データを上記磁気記録ヘッド
   に転送するように構成してなることを特徴とするデジタ
   ル信号の磁気記録装置。
2. （２）該出力制御データを得る手段は、抵抗素子を該磁
   気記録ヘッドに接続し、該抵抗素子に流れる電流を電圧
   降下として検出して該電圧降下を閾値と比較して該出力
   制御データを得る手段であることを特徴とする特許請求
   の範囲第１項記載のデジタル信号の磁気記録装置。