JPS61285546A

JPS61285546A - ワンチツプマイクロコンピユ−タ

Info

Publication number: JPS61285546A
Application number: JP60173485A
Authority: JP
Inventors: Masaaki Nakai; 政昭中井
Original assignee: Minolta Co Ltd
Current assignee: Minolta Co Ltd
Priority date: 1985-08-06
Filing date: 1985-08-06
Publication date: 1986-12-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】命容トの溶Ｃ用分野本発明は、ワンチップのマイクロコンピュータに関し、
特に、外部のスイッチのＯＮまたはＯＦＦに割り込み処
理を行うためのマイクロコンピュータの入力部の改良に
関する。

従遂ｄ支預− 従来、例えばカメラにマイクロコンピュータを使眉する
場合、カメラ内のスイッチの数を節約するため、あるタ
イミングで一つのスイッチがＯＮになると！１１９込み
を行なって一つの処理を行ない、別のタイミングで同じ
スイッチがＯＦＦになると割り込みを行なって別の処理
を行うことがしばしば採用されていた。

明が　　しよ゛とする　　ヴカメラのようにマイクロコンピュータと機械的装置とが
様々に連繋し合い、機械的装置の種々の操作及び動作に
応答してマイクロコンピュータによる処理が進められる
ものでは、多くの割り込み端子が必要になる。しかしな
がら、総ての割り込み端子を、上記のように、別々のタ
イミングにおけるＯＮ、ＯＦＦでそれぞれ割り込みを行
なって別々の処理を行なえるようにすると、全体の素子
数が着しく増加し、回路構成上そのような機能が不必要
な割り込み端子にもそのような８！能を備えさせるのは
無駄である。

本発明は、所望の入出力ポートのみを入力信号の立ち上
がり及び立ち下がりによって割り込み処理が行なえるよ
うにすることを目的としている。

ヴを　　するための　　　び本発明は、入力ポートからの信号の立ち上がり及び立ち
下がりのいずれで割り込み動作を行うかを指定するレジ
スタからの信号と入カポ−）からの信号が入力されるＰ
ＬＡの出力に応答して割り込み動作を什うようにしたも
のである。

（以下余白）Ｘ三直」Ｉ第１図は、本発明のワンチップマイクロコンピュータの
一実施例の全体構成を示すブロックダイヤグラムである
１図において、ＣＰＵ（１）、ＲＡＭ（２）、ＲＯＭ（
３）は、パスライン（４）を介してデータのやり取りを
行う。Ｉ１０ボー）（１１）〜（１４）は、それらＩ１
０ポートからのＩ１０信号をプログラム可能なＰＬＡ（
１０）に接続されている。Ｉ１０ポート（２１）〜（２
３）は直接データパスライン（４）に接続されている。

インクラブド処理回路（４０）は、ＰＬＡ（１０）の出
力で制御されるようになっている。（３１）は基準クロ
ックパルスを分周する分周器、（３０）は分周器（３１
）の出力を組み合わせることが出来る変調回路である。

このような構成により、例えば、Ｉ１０ポート（１２）
〜（１４）から引き出された入力端子（ＰｂＯ）−（Ｐ
ｂ、）、（Ｐ　ｃｏ）−（Ｐ　ｃｔ）及び（Ｐ　ｄＯ）
〜（Ｐ　ｄ、）の総てをインタラブド端子にすることも
出来るし、その中の２〜３本をインタラブド端子とし、
他の端子は通常のＩ１０ポート用入力端子とすることも
出来る。端子（Ｐａｏ）〜（Ｐａｔ）は、後述のように
、Ｉ１０ポート（１１）を他のＩ１０ポー）（１２）〜
（１４）とは異なる構成にすることにより、例えば、端
子（Ｐｂｏ）〜（Ｐｂ、）から入力される信号に対して
ロジック回路を組んで、その出力信号を直接端子（Ｐａ
ｏ）〜（Ｐａ７）から出力させるように使用される。

こうすることにより、端子（Ｐａ０）〜（Ｐａｙ）から
は、マイクロコンピュータのプログラムに無関係に出力
を取り出すことが出来る。つまり、マイクロコンピュー
タのリセット状態や、ストップ命令による待機状態で、
マイクロコンピュータのプログラムが非動作中でも、出
力が可能になる。

第２図は、第１図のＩ１０ボー）（２１）〜（２３）の
回路構成を示している。この回路構成は従来のものと同
じである８図において、（Ｂ１）、（Ｂ２）、（Ｂ３）
はトライステート出力のバッフ７−であり、（Ｌｌ）、
（Ｂ２）はラッチである。ラッチ（Ｌｌ）の出力と、ラ
ッチ（Ｂ２）の入力はマイクロコンピュータ内部のパス
ライン（４）に接続されている。ラッチ（Ｂ２）は、方
向指定用のラッチであって、ラッチ（Ｂ２）の内容Ｄ　
Ｉ　Ｒ，が０の時、ボー）（Ｐ、）は入カモ−Ｆ、１の
時は出力モードになる。出力モードの時、プログラム上
で出力命令により内部パスライン（４）の内容がラッチ
（Ｌｌ）にラッチされ、これがバッフｙ−（Ｂｌ）を介
して、ボー）（Ｐ、）に出力される。入力モードの時は
、入力命令で、ボー）（Ｐ、）に入力されている内容が
バッファー（Ｂ３）を介して、内部パスライン（４）に
伝達され、マイクロコンピュータ内の７キユムレータ等
に取り込まれる。バッフ７−（Ｂ２）は、ラッチ（Ｌｌ
）の内容を確認する時に開くゲートで、出力モードの時
にボー）（Ｐ、）の読み込み命令が実行されると、ラッ
チ（Ｌｌ）の出力がパスライン（４）につながる。

第３図は、第１図のＩ１０ポート（１１）〜（１４）の
具体的構成例を示すもので、説明の都合上１　ｂｉｔ毎
のＩ１０端子を示している０図中、符号（Ｂ　、ａ）、
（Ｂ　、ｂ）、（８２ａ）、（Ｂ　２ｂ）、（Ｂ　ｊａ
）？（Ｂ　３ｂ）及び（Ｌ　１ａ）−（Ｌ　＋ｂ）−（
Ｌ　２ａ）（Ｌ　ｚｂ）は、第２図のバッファー（Ｂ　
１　）（Ｂ　２　）（８３）及びラッチ（Ｌ　１　）（
Ｌ　２　）に対応しでいる。一点鎖線で囲まれたＡ部は
、ＰＬＡからポート端子（ｐａｏ）への出力が可能なＩ
１０ポート、Ｂ部はポート端子（Ｐａ０）からＰＬＡへ
の出力が可能なＩ１０ポートである。Ｂ部において、（
Ｐｂ、）はボー）ＩＩ子、（Ｂ　＋ｂｏ）はアウトプッ
トラッチ（Ｌ＋ｂｏ）用のバッフ７−１（Ｂ　２ｂ、）
、（Ｂｉｂｏ）は方向ラッチ（ｔ、　、ｂ、）の状態に
より能動とされるバッファーである。

（ＡＮＤＩ）は、ラッチ（Ｌ　、ｂ、）の内容によりポ
ート端子（Ｐｂｏ）の内容がＰＬＡへ端子（ｂｏ）を介
して伝達可能にされるデート手段である。Ａ部において
、（Ｂ　、ａ、）はＰ　Ｌ　Ａ　ｆ）　ａ　ｏ出力をポ
ート（Ｐａ−）に伝達するバッファーであり、ラッチ（
Ｌｚａｏ）（Ｌ１＆ｏ）の出力が共にＯの時、ＡＮＤデ
ート（ＡＮＤ２）の出力により導通状態になる。つまり
、方向ラッチ（Ｌ　ｚａｏ）が入力モードで、出力ラッ
チ（Ｌ　、ａｏ）が０の時端子（ａｏ）に入力されてい
る内容がボー）（Ｐａｎ）に出力される。以下の第１表
はこのラッチ（Ｌ　、ｇｏ）（Ｌ　２ａｏ）の状態と入
出力との関係を示す。

第　　１　　表第４図は、ＰＬＡの内部構成の一例を示す０図中（ｂｏ
）〜（ｂ、）は、第３図におけるＢ部のＩ１０ポート（
第１図の（１２））からの入力を示し、（ａｏ）、（ａ
、）は第３図のＡ部のＩ１０ポート（第１図の（１１）
）への出力を示す０図では、説明の都合上Ｂ部から６本
のラインが米で、Ａ部へ２本のラインが出ているように
示しているが、入力端子（ｐ　ｂｏ）〜（Ｐ　ｂ、）、
（Ｐ　ｃｏ）−（Ｐ　ｃ７）及び（Ｐｄ、）〜（Ｐｄｔ
）がＢ部、入力端子（Ｐ　ａ６）〜（Ｐ　ａｔ）がＡ部
の構成になっている。入力（ｂｏ）〜（ｂ５）は、ＡＮ
Ｄブロック（１００）で論理が組まれ、その出力はＯＲ
ブロック（１０１）を介してインタラブド端子（ＩＮＴ
Ｉ）、（ｌＮＴ２）への出力が構成されている。更ｔ：
ｌ：　Ａ　Ｎ　Ｄブロック（１００）の出力は、ＯＲブ
ロック（１０２）でも＊ａが組まれていて、出力（ａ、
）、（ａ、）が作られる。インクラブド出力（ＩＮＴＩ
）、（ｌＮＴ２）は、その立ち上がりエツジでマイクロ
コンピュータにインタラブドがかかるように、第１図の
インタラブド処理回路で処理される。（ＤＥＬ）は、遅
延信号で、マイクロコンピュータが待機状態にある時に
、電源が安定してからマイクロコンピュータが起動出来
るよう、起動を一定時間遅らせるためのものである。信
号（ＩＮＴＩＥＮ）、（ｌＮ７２ＥＮ）は、マイクロコ
ンピュータのプログラム上で操作可能な信号である。

第４図の例においてＰＬＡ部分だけの信号を考えると、Ｉ　Ｎ　Ｔ　１　＝ｂ＋・ｂ、十ｂ２・ｂ３＋ｂ、・ｂ
。

Ｉ　Ｎ　Ｔ　２　＝　ｂ０＋ｂｓとなっている、以下、これに各端子のＢ部でのインタラ
ブド禁止を含めで考える。ここで例えば、端子（Ｐｂｌ
）、（Ｐｂ２）が繰作スイッチに、端子（ＰｂＯ）、（
Ｐｂ４）、（Ｐｂ５）が機構スイッチの信号を入力する
ものとすると、マイクロコンピュータが待機状態で各ラ
ッチが次のような状態の時、ＩＮＴＩＥＮ　　　ｌｌＮ７２ＥＮ　　　ＯＬ、ｂ６　　　　　０Ｌ、ｂ、　　　　　　Ｉ１ｂ２１Ｌ、ｂ、　　　　　　Ｉ１ｂ４０Ｌ　、ｂ、　　　　　　ＯＬ　、ｂ、〜Ｌ２ｂ、　　　０（ＩＮＴＩ）、（ｌＮＴ２）は、それぞれｌＮＴ１”ｂ
＋・ｂ、十す、・ｂ。

ｌＮＴ２：　　禁止となる、つまり、ｐｂ、＝ｏの時、マイクロコンビエー
タは待機状態のままであり、Ｐｂ２＝１の時、操作スイ
ッチが操作され、入力端子（Ｐｂ、）又は（Ｐｂ、）が
１になると、マイクロコンピュータは起動する。つまり
、端子（Ｐｂｓ）をメインスイッチに接続するような構
成にすることが出来る。

又、起動後、マイクロコンピータのプログラムにより、
ラッチ（Ｌ、ｂｌ）〜（Ｌ　、ｂ、）＝　０とし、ラッ
チ（Ｌ　、ｂＯ）ｔ（Ｌ　Ｉｂ４）、（Ｌ　、ｂｓ）及
びインタラブド信号ｌＮ７２ＥＮを１にすることにより
、ｌＮＴｌ　　＝　　ｂ、・ｂ４ＩＮＴ２　　＝　　ｂ。

とすることが出来る。つまり、プログラム上で、Ｂ部の
各出力のラッチを操作すること、及び予めＰＬＡをそれ
に適合した形に作っておくことにより、インタラブドを
幅広く使用することが出来る。

ＯＲブロック（１０２）により、前述の待機状態では、ｉｏ　＝　ｂｌ　＃　ｂ３　＋　ｂｚ　Ｉｂ１（Ｌ　Ｉ
ＩＯ＝　　Ｌ　ｚａｏ　　＝　０　）となっており、こ
れは、インクラブド出力ｌＮＴｌと同じ論理であり、以
下のよう１こ応用出来る。

第５図は、本発明実施例のマイクロコンピュータを昇圧
回路付き電源と共に使用した例を示したものである。（
ＢＡＴ）は３ｖの電源電池で、その出力電圧はＤＣ−Ｄ
Ｃコンバータから成る昇圧回路によって５■に昇圧され
る。メインスイッチ（ＳＭ）、起動用スイッチ（Ｓ　１
）（Ｓ　２）の一端は、共に電源端子及び外圧回路の出
力端に接続され、他端はそれぞれ入力端子（Ｐｂｌ）、
（Ｐ、ｂｚ）、（Ｐｂ２）に接続されている。抵抗（Ｒ
）とコンデンサ（Ｃ）とは遅延回路を構成している。待
機状態の時、マイクロコンピュータは電源電池（Ｂ　Ａ
　Ｔ　）から３ｖの電圧を供給されており、メインスイ
ッチ（ＳＭ）がＯＮの状態で、起動スイッチ（Ｓｌ）ま
たは（Ｓ２）がＯＮにされると、前述の通りａ０＝１と
なり、昇圧回路（ＤＣ−ＤＣ）が昇圧を開始し、トラン
ジスタ（Ｔ　ｒ）も導通する。しかし、昇圧回路（ＤＣ
−ＤＣ）が安定するまでには時間がかかり、その間にマ
イクロコンピュータが動作を開始すると誤動作になって
しまう。そのため、抵抗（Ｒ）とコンデンサ（Ｃ）とに
よる遅延時間が経過して電圧が安定してからＤＥＬ＝１
になり、第４図におけるインタラブドが働き、マイクロ
コンピータが始動する。

ｔＪ＆６図は、第４図の回路の変形例を示す、第６図で
は、一般に、起動に関するインクラブドが、入力端子に
入力される信号のＯＲで慟（ものが多い点に着目し、Ｏ
Ｒブロック（１０３）を１つ追加している。これにより
、ＡＮＤブロック（１００）とＯＲブロック（１０１）
、（１０２）だけの構成よりも大幅に格子点を減らし、
マイクロコンピュータのチップの面積を小さくすること
が出来る。

第７図及び第８図は、各端子毎にインタラブドの極性を
指定出来るようにした他の実施例を示す。

第７図の回路では、第３図のＢ部からＡＮＤデー）（Ａ
ＮＤｌ）を除いて、ポート（Ｐ　ｂｏ）を直接端子（ｂ
ｏ）としてＰＬＡに入力している。第８図において、（
２００）は割り込み制御用レジスタ、（２０１’）は極
性指定用レジスタで、どちらもプログラムで書き替え可
能である。ここでレジスタ（２００）を無視すると、Ｐ
ＬＡ部分のロノックは、ＩＮＴ１＝ｂ、・Ｒ１）ｏ＋ｂ
＠φＲｐ。

ＩＮＴ２＝ｂ、・ｂｌ・Ｒｐ＋　＋　ｂｌ−ｂｚとなっ
ている。つまり、インタラブド出力（ＩＮＴＩ）は、レ
ジスタ（２０１）の出力（Ｒｐｏ）の内容により、イン
タラブドの方向を５０の立ち上がり又は立ち下がりに指
定することが可能である。

又、インバータ（工、）〜（Ｉ３）の出力をもＰＬＡに
入力することにより、上に示すように端子（Ｐｂａ）へ
の信号の立ち下がりでも、インタラブドが可能になる。

第９図は、第１図の変調回路（３０）お上び分周器（３
１）の部分の具体例を示している。マイクロコンピータ
により、ブザーの発音やＬＥＤの点滅を制御する場合、
プログラムによりブザーやＬＥＤへの給電を断続すると
、その間マイクロコンピータが専有され、マイクロフン
ピータは他の仕事を実行出来ないので、従来、発振器の
出力を外部へ直接出力するようにすることが提案されて
いた。第９図は、これをより機能的にしたもので、ユニ
にもＰＬＡを用いている。第９図では、ｆｏｓｃ＋＝４
Ｈｚ−ＲＧ３ｆｏｓｃｚ＝２ＫＨｚ・２ＨｚψＲＧＯ＋２Ｈ２・８Ｈ
２−ＲＧｌ＋Ｉ　ＫＨｚΦ１６Ｈｚ・ＲＧ２ｆｏｓｃｓ＝　３２　Ｋ　Ｈｚとなり、レジスタ（ＲＧ）の設定により端子ｆｏｓａの
出力が禁止あるいは切り替え可能となり、しかも分周出
力間でＡＮＤを取ることによりｇｉ調出力を作ることが
出来る。これは、例えば端子ｆＯ８ｃ２にブザーを接続
すると、レジスタ（ＲＥＧ）の出力（ＲＧ、）（ＲＧ、
）（ＲＧ２）の内容により、断続の周期及び音色を変え
ることが出来る。

上述のような実施例によれば、次のような効果が期待出
来る。

１）ユーザーがマイクロコンピュータのメーカーにプロ
グラムを発注する時にＰＬＡを指定することにより、イ
ンクラブド端子を増減出来る。

２）　　ｌ１０１１子をインクラブド端子に割り付ける
ので、インクラブド端子を増やす必要の無い場合は、そ
れらのＩ１０端子を通常のｌ１０９子として使用出来る
。

３）　インクラブド端子を各個別にマスク出来る。

４）　インクラブド端子側々にそのインクラブド極性を
指定出来る。

（以　下　余　白）効−」（以上のような本発明によれば、ＰＬＡのプログラムを適
当に設定することにより、所望の入力ポートのみを、そ
の入力信号の別々のタイミングにおける立ち上がり及び
立ち下がりに応答する別々の割り込み処理に使用するよ
うに出来る。

【図面の簡単な説明】

第１図は、本発明実施例の全体構成を示すブロックダイ
ヤグラム、第２図は、第１図のＩ１０ボー）（２１）〜
（２３）の具体的構成例を示す回路図、第３図は、第１
図のＩｌｏ、？’−）（１１）〜（１４）の具体的構成
例を示す回路図、第４図はＰＬＡの内部構成例を示す回
路図、第５図は本発明実施例の応用例を示す回路図、第
６図は第４図の回路図の変形例を示回路図、第７図及び
第８図は他の実施例の回路図、第９図は第１図の変調回
路及ゾ分周回路の具体例を示す回路図である。１１〜１４．２１〜２３：　　Ｉ１０ポート１０：　　
ＰＬＡ、　　１：　　ＣＰＵ４０：インタラブト処理回
路４：内部データバス出願人　ミノルタカメラ株式会社第１図第６図第７図

Claims

【特許請求の範囲】１、入力ポートと、該入力ポートからの信号の立ち上が
り及び立ち下がりのいずれで割り込み動作を行うかを指
定するレジスタと、前記入力ポートからの信号とレジス
タからの信号が入力されるＰＬＡと、該ＰＬＡの出力に
応答して割り込み動作を行う手段を備えたワンチップマ
イクロコンピュータ。２、入力ポートとＰＬＡ入力部との間に割り込み許可レ
ジスタを設けたワンチップマイクロコンピュータ