JPS61285568A - ワンチツプマイクロコンピユ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 １１」！夏υ１塵１一 本発明は、ワンチップのマイクロコンピュータに関し、
特に、マイクロコンピュータのソフトウェアには無関係
に所望の発振出力が得られる汎用ワンチップマイクロコ
ンピュータに関する。

従謬！ｌ支菫− 従来、マイクロコンピュータを使用した装置において、
所望の周波数でブザーを鳴らしたり、ＬＥＤなとの発光
素子を点滅させる場合、他のＩＣ内の基準クロックパル
スを変調などして発振信号を出力する必要がある。この
ようなブザーやＬＥＤの駆動は、マイクロコンピュータ
起動後常時行ってもよいものや、ある条件が満たされれ
ていれば連続的に行なわれるものが多い。

日が　　し　うと　る このような駆動の制御の為にマイクロコンピュータのソ
フトウェアを使用することは、プログラム上非常に効率
が悪い、そのために、カスタムのマイクロコンピュータ
を用い、その中にランダムロジックを付加して、このラ
ンダムロジック部分にマイクロコンビエータのポート出
力を接続し、論理処理をすることにより、種々の条件に
対する所望発振出力を得ることが、従来行なわれていた
。

しかしながら、このような場合、カスタムのマイクロコ
ンビエータを用いるため、マイクロコンピュータのメー
カーの量産効果が期待出来ず、コスト的に不利で有る。

本発明は、汎用のマイクロコンピュータにより上記カス
タムマイクロコンビエータによるものと同様な効果を上
げられるようにすることを目的としている。

、　　　　るための　　　び 本発明は、マイクロコンビエータにＰＬＡを組み込み、
レジスタの出力に応じてＰＬＡが分周器の分周出力を選
択するようにし、選択された複数の分周出力の合成とし
て所望発振出力を得るようにしている。

（以下余白） 第１図は、本発明のワンチップマイクロコンピュータの
一実施例の全体構成を示すブロックダイヤグラムである
１図において、ＣＰＵ（１）、ＲＡＭ（２）、ＲＯＭ（
３）は、パスライン（４）を介してデータのやり取りを
行う、Ｉ１０ポート（１１）〜（１４）は、それらＩ１
０ポートからのＩ１０信号をプログラム可能なＰＬＡ（
１０）に接続されている。Ｉ１０ボー）（２１）〜（２
３）は直接データバスライン（４）に接続されている。

インタラブド処理回路（４０）は、ＰＬＡ（１０）の出
力で制御されるようになっている。（３１）は基準クロ
ックパルスを分周する分周器、（３０）は分周器（３１
）の出力を岨み合わせることが出来る変調回路である。

このような構成により、例えば、Ｉ１０ポート（１２）
〜（１４）から引き出された入力端子（Ｐｂ、）−（Ｐ
ｂ？）、（Ｐ　ｃｏ）−（Ｐ　ａｔ）及び（Ｐ　ｄ、）
−（Ｐ　ｄ７）の総てをインタラブド端子にすることも
出来るし、その中の２〜３本をインクラブド端子とし、
他の端子は通常のＩ１０ポート用入力端子とすることも
出来る。端子（Ｐａｏ）〜（Ｐａｙ）は、後述のように
、Ｉ、１０ボー［１ｘ）を他のＩ１０ボー）（１２）−
（１４）とは異なる構成にすることにより、例えば、端
子（Ｐｂ、）〜（Ｐｂ、）から入力される信号に対して
ロジック回路を組んで、その出力信号を直接端子（Ｐａ
ｏ）〜（Ｐａｙ）から出力させるように使用される。。

こうすることにより、端子（Ｐａｏ）〜（Ｐａｙ）から
は、マイクロコンピュータのプログラムに無関係に出力
を取り出すことが出来る。つまり、マイクロコンピュー
タのリセット状態や、ストップ命令による待機状態で、
マイクロコンピュータのプログラムが非動作中でも、出
力が可能になる。

第２図は、第１図のＩ１０ポート（２１）〜（２３）の
回路構成を示している。この回路構成は従来のものと同
じである０図において、（Ｂｌ）、（Ｂ２）、（Ｂ３）
はトライステート出力のバツフアーであり、（Ｌｌ）、
（Ｂ２）はラッチである。ラッチ（Ｌｌ）の出力と、ラ
ッチ（Ｂ２）の入力はマイクロコンピュータ内部のパス
ライン（４）に接続されている。ラッチ（Ｂ２）は、方
向指定用のラッチであって、ラッチ（Ｂ２）の内容Ｄ　
Ｉ　Ｒ，が０の時、ボー）（ＰＯ）は入力モード、１の
時は出力モードになる。出力モードの時、プログラム上
で出力命令により内部パスライン（４）の内容がラッチ
（Ｌｌ）にラッチされ、これがバッファー（Ｂ１）を介
して、ボー）（Ｐ、）に出力される。入力モードの時は
、入力命令で、ボー）（ＰＧ）に入力されている内容が
バッフｙ−（８３）を介して、内部パスライン（４）に
伝達され、マイクロコンピュータ内のアキエムレータ等
に取り込まれる。バッフ７−（Ｂ２）は、ラッチ（Ｌｌ
）の内容を確認する時に開くデートで、出力モードの時
にボー）（Ｐ、）の読み込み命令が実行されると、ラッ
チ（Ｌｌ）の出力がパスライン（４）につながる。

第３図は、第１図のＩ１０ポート（１１）〜（１４）の
具体的構成例を示すもので、説明の都合上１　ｂｉｔ毎
のｌ１０ｉｌ子を示している０図中、符号（Ｂ　＋ａ）
ｔ（Ｂ　、ｂ）ｔ（Ｂ　１ｔ）ｔ（Ｂａｂ）、（Ｂ　３
ａ）＋（Ｂ、ｂ）及び（Ｌ　＋ａ）−（Ｌ　、ｂ）、（
Ｌ　ｚａ）（Ｌ　ｚｂ）は、第２図のバッフｙ−（Ｂｌ
）（Ｂ２）（Ｂ３）及びラフチ（Ｌ　１　）（Ｌ　２　
）に対応している。一点鎖線で囲まれたＡｓは、ＰＬＡ
からポート端子（Ｐａｏ）への出力が可能なＩ１０ポー
ト、Ｂ部はポート端子（Ｐａｏ）からＰＬＡへの出力が
可能なＩ１０ポートである。Ｂ部において、（Ｐｂｏ）
はポート端子、（Ｂｕｂｏ）はアウトプットラッチ（Ｌ
＋ｂｏ）用のバッファー、（Ｂ２ｂＯ）、（Ｂ、ｂＯ）
は方向ラッチ（Ｌｚｂｏ）の状態により能動とされるバ
ッファーである。

（ＡＮＤｌ）は、ラッチ（Ｌ、ｂ、）の内容によりポー
ト端子（Ｐｂ、）の内容がＰＬＡへ端子（ｂｏ）を介し
て伝達可能にされるデート手段である。Ａ部において、
（８４＆、）はＰＬＡのａ０出力をポート（Ｐａｏ）に
伝達するバッフ７−であり、ラッチ（Ｌｚａ６）（Ｌｕ
ｏ）の出力が共に０の時、ＡＮＤデート（ＡＮＤ２）の
出力により導通状態になる。つまり、方向ラッチ（Ｌ　
２ａ０）が入力モードで、出力ラッチ（Ｌ１＆。）が０
の時端子（ａｏ）に入力されている内容がポート（ｐａ
ｏ）に出力される。以下の第１表はこのラッチ（Ｌ　１
ｍ−）（Ｌ　ｚａｏ）の状態と入出力との関係を示す。

第１表 第４図は、ＰＬＡの内部構成の一例を示す０図中（ｂＯ
）〜（ｂｓ＞は、第３図におけるＢ部のＩ１０ボー）（
第１図の（１２））からの入力を示し、（ａ、）、（ａ
、）は第３図のＡ部のＩ１０ポート（第１図の（１１）
）への出力を示す０図では、説明の都合上Ｂ部から６本
のラインが未で、Ａ部へ２本のラインが出ているように
示しているが、入力端子（ｐ　ｂ、）−（ｐ　ｂ、）、
（Ｐ　ｅ−）−（Ｐ　ａｔ）及び（ＰｄＯ）−（Ｐｄ、
）がＢ部、入力端子（Ｐａ６）＝　（ｐ　ｍｙ）がＡ部
の構成になっている。入力（ｂｏ）〜（ｂｓ）は、ＡＮ
Ｄブロック（ｉｏｏ）で論理が岨まれ、その出力はＯＲ
ブロック（１０１）を介してインクラブド端子（ＩＮＴ
ｌ）、（ＩＮＴ２）への出力が構成されている。更１：
ＡＮＤプｔｌｙり’（１００）の出力は、ＯＲブロック
（１０２）でも論理が組まれていて、出力（ａ＝）＝（
ａ、）が作られる。インタラブド出力（ＩＮＴＩ）、（
ＩＮＴ２）は、その立ち上がりエツジでマイクロコンピ
ュータにインクラブドがかかるように、第１図のインク
ラブド処理回路で処理される。（ＤＥＬ）は、遅延信号
で、マイクロコンピュータが待機状態にある時に、電源
が安定してからマイクロコンピュータが起動出来るよう
、起動を一定時間遅らせるためのものである。信号（Ｉ
ＮＴＩＥＮ）、（ＩＮＴ２ＥＮ）は、マイクロコンピュ
ータのプログラム上で操作可能な信号である。

第４図の例においてＰＬＡ部分だけの信号を考えると、 ＩＮＴ１＝ｂ、・ｂ３＋ｂ２・ｂａ＋ｂｏ・ｂ。

ＩＮＴ２＝ｂＯ＋　ｂ！ となっでいる、以下、これに各端子のＢ部でのインクラ
ブド禁止を含めて考える。ここで例えば、端子（Ｐｂ１
）、（Ｐｂ２）が操作スイッチに、端子（ＰｂＯ）、（
Ｐｂ４）、（Ｐｂ５）が機構スイッチの信号を入力する
ものとすると、マイクロコンビエータが待機状態で各ラ
ッチが次のような状態の時、ＩＮＴＩＥＮ　　　ｌ ｌＮ７２ＥＮ　　　Ｏ Ｌ＋ｂｏ　　　　　　Ｏ Ｌ、ｂ、　　　　　　Ｉ Ｌ＋ｂｉ　　　　　　Ｉ Ｌ＋ｂｓ　　　　　　Ｉ Ｌｔｂ＋　　　　　　Ｏ Ｌ＋ｂｓ　　　　　０ Ｌｔｂ０〜Ｌ、ｂ、　　　０ （ＩＮＴＩ）、（ＩＮＴ２）は、それぞれＩ　Ｎ　Ｔ　
１　＝ｂｌ　−ｂ３＋ｂ２・ｂ。

ＩＮＴ２：　　禁止 となる、つまり、Ｐｂ５＝Ｏの時、マイクロコンビエー
タは待機状態のままであり、Ｐｂ、＝１の時、操作スイ
ッチが操作され、入力端子（Ｐｂ、）又は（Ｐｂ２）が
１になると、マイクロコンビエータは起動する。つまり
、端子（Ｐｂ３）をメインスイッチに接続するような構
成にすることが出来る。

又、起動後、マイクロコンピータのプログラムにより、
ラッチ（Ｌ、ｂｌ）〜（Ｌ＋ｂａ）＝Ｏとし、ラッチ（
Ｌ　、ｂ、）、（Ｌ　、ｂ４）、（Ｌ　＋ｂｓ）及びイ
ンタラブド信号ｌＮ７２ＥＮを１にすることにより、ｌ
ＮＴｌ　　＝　　ｂｏ・ｂ。

ＩＮＴ２　　＝　　ｂｅ とすることが出来る。つまり、プログラム上で、Ｂ部の
各出力のラッチを操作すること、及び予めＰＬＡをそれ
に適合した形に作っておくことにより、インクラブドを
幅広く使用することが出来る。

ＯＲブロック（１０２）により、前述の待機状態では、 ｔｏ　＝ｂ、　＠ｂ、十す、　”　ｂ３（Ｌ　１ｌＬ６
　　＝　　Ｌ　ｉａ−＝　Ｏ）となりでおり、これは、
インクラブド出力ｌＮＴｌと同じ論理であり、以下のよ
うに応用出来る。

第５図は、本発明実施例のマイクロコンピュータを昇圧
回路付き電源と共に使用した例を示したものである。（
ＢＡＴ）は３ｖの電源電池で、その出力電圧はＤＣ−Ｄ
Ｃコンバータから成る昇圧回路によって５ｖに昇圧され
る。メインスイッチ（ＳＭ）、起動用スイッチ（Ｓ　１
）（８２）の一端は、共に電源端子及び昇圧回路の出力
端に接続され、他端はそれぞれ入力端子（Ｐ　ｂｌ　）
−（Ｐ　ｂｉ）−（Ｐ　ｂｉ）に接続されている。抵抗
（Ｒ）とコンデンサ（Ｃ）とは遅延回路を構成しでいる
。待機状態の時、マイクロコンビエータは電源電池（Ｂ
　Ａ　Ｔ　）から３ｖの電圧を供給されており、メイン
スイッチ（ＳＭ）がＯＮの状態で、起動スイッチ（Ｓｌ
）または（Ｓ２）がＯＮにされると、前述の通りａ０＝
１となり、昇圧回路（ＤＣ−ＤＣ）が昇圧を開始し、ト
ランジスタ（Ｔ「）も導通する。しかし、外圧回路（Ｄ
Ｃ−ＤＣ）が安定するまでには時間がかかり、その間に
マイクロコンピュータが動作を開始すると誤動作になっ
てしまう、そのため、抵抗（Ｒ）とコンデンサ（Ｃ）と
による遅延時間が経過して電圧が安定してからＤＥＬ＝
１になり、第４図におけるインタラブドが働き、マイク
ロコンピータが始動する。

ｔＪ６図は、第４図の回路の変形例を示す、第６図では
、一般に、起動に関するインタラブドが、入力端子に入
力される信号のＯＲで働くものが多い点に着目し、ＯＲ
ブロック（１０３）を１つ追加している。これにより、
ＡＮＤブロック（ｉｏｏ）とＯＲブロック（１０１）、
（１０２）だけの構成よりも大幅に格子点を減らし、マ
イクロコンピュータのチップの面積を小さくすることが
出来る。　　′第７図及び第８図は、各端子毎にインク
ラブドの極性を指定出来るようにした他の実施例を示す
。

第７図の回路では、第３図のＢ部からＡＮＤデー）（Ａ
ＮＤＩ）を除いて、メート（ＰｂＯ）を直接端子（ｂｏ
）としてＰＬＡに入力している。第８図において、（２
００）は割り込み制御用レジスタ、（２０１）は極性指
定用レジスタで、どちらもプログラムで書き替え可能で
ある。ここでレジスタ（２００）を無視すると、ＰＬＡ
部分のロジックは、ＩＮＴ１＝ｂ、・Ｒｐｏ　＋　ｂｅ
・Ｒｐ６ＩＮＴ２＝ｂ、・ｂ、・Ｒｐ＋＋ｂｌ・ｂ２と
なっている。つまり、インクラブド出力（ＩＮＴＩ）は
、レジスタ（２０１）の出力（Ｒｐｏ）の内容により、
インクラブドの方向なり０の立ち上が９又は立ち下が９
に指定することが可能である。

又、インバータ（Ｉ、）〜（■３）の出力をもＦ’　Ｌ
　Ａ　ｌ：入力することにより、上に示すように端子（
Ｐｂｚ）への信号の立ち下がりでも、インタラブドが可
能になる。

第９図は、第１図の変調回路（３０）および分周器（３
１）の部分の具体例を示している。マイクロコンピータ
により、ブザーの発音やＬＥＤの点滅を制御する場合、
プログラムによりブザーやＬＥＤへの給電を断続すると
、その間マイクロフンピータが専有され、マイクロコン
ピータは他の仕事を実行出来ないので、従来、発振器の
出力を外部へ直接出力するようにすることが提案されて
いた。第９図は、これをより機能的にしたもので、ユニ
にもＰＬＡを用いでいる。＃Ｉ９図では、ｆｏｓｃ、＝
４Ｈｚ・ＲＧ３ ｆｏｓｅｚ＝２ＫＨｚ・２Ｈｚ−ＲＧＯ＋２Ｈｚ・８Ｈ
ｚ−ＲＧｌ ＋ＩＫＨｚ・１６）１ｚ−ＲＧ２ ｆｏｓｃ３＝３２　Ｋ　Ｈｚ となり、レジスタ（ＲＧ）の設定によりｊＩ子ｒｏｓｅ
の出力が禁止あるいは切り替え可能となり、しかも分周
出力間でＡＮＤを取ることにより′ｌｉ調出力出力るこ
とが出来る。これは、例えば端子ｒｏｓｅｓにブザーを
接続すると、レジスタ（ＲＥＧ）の出力（ＲＧ、）（Ｒ
Ｇ、）（ＲＧ２）の内容により、断続の周期及び音色を
変えることが出来る。

上述のような実施例によれば、次のような効果が期待出
来る。

１）ユーザーがマイクロコンピュータのメーカーにプロ
グラムを発注する時にＰＬＡを指定することにより、イ
ンタラブド端子を増減出来る。

２）　　Ｉ１０端子をインタラブド端子に割り付けるの
で、インタラブド端子を増やす必要の無い場合は、それ
らのＩ１０端子を通常のｌ１０Ｑ子として使用出来る。

３）　インクラブド端子を各個別にマスク出来る。

４）　インクラブド端子個々にそのインタラブド極性を
指定出来る。

（以　下　余　白） 効−」（ 以上のような本発明によれば、変調信号出力部にＰＬＡ
を用い、ＰＬＡの入力に分周出力選択用レジスタを接続
し、このレジスタの出力に応じて分周出力を選択させる
用にしたので、ソフトウェアの流れとは独立して発振出
力を出力出来、しかもその発振出力の選択の自由度は大
さい、又、本発明では、汎用のマイクロコンピュータで
よいので、経済的にも有利である。尚、上記レジスタの
内容をマイクロコンピュータのプログラムの中で設定す
るようにすれば、発振出力を、与えられる条件に合わせ
て出力出来る。

【図面の簡単な説明】

第１図は、本発明実施例の全体構成を示すブロックダイ
ヤグラム、＃１２図は、第１図のＩ１０ボー）（２１）
〜（２３）の具体的構成例を示す回路図、第３図は、第
１図のＩ１０ポート（１１）〜（１４）の具体的構成例
を示す回路図、第４図はＰＬＡの内部構成例を示す回路
図、第５図は本発明実施例の応月例を示す回路図、第６
図は第４Ｕ！Ｉの回路図の変形例を示回路図、ｊｇ７図
及び第８図は他の実施例の回路図、第９図は第１図の変
調回路及び分周回路の具体例を示す回路図である。 １１〜１４．２１〜２３：Ｉ１０ポート１０：ＰＬＡ、
　　１：ＣＰＵ ４０：インタラブト処理回路 ４：内部データバス 出願人　ミノルタカメラ株式会社 第１図 Ｐｕ−Ｐａｙ　　〜−＾〒　シ七　Ｐｂ〜Ｐａα只’ｆ
、６図 第７図

Claims (1)

1. 【特許請求の範囲】 １、基準クロックパルス発振器と、該発振器のクロック
   パルスを複数段分周する分周器と、該分周器の分周出力
   を選択するための選択データが設定されているレジスタ
   と、該レジスタの出力が入力され、その出力に応じて所
   定の複数分周出力を選択して出力ポートに出力する ＰＬＡとを備え、出力ポートからＰＬＡによって選択さ
   れた複数分周出力の合成出力としての変調された分周出
   力を得るワンチップマイクロコンピュータ。