JPS6128251A - クロツク同期方式 - Google Patents
クロツク同期方式Info
- Publication number
- JPS6128251A JPS6128251A JP14851284A JP14851284A JPS6128251A JP S6128251 A JPS6128251 A JP S6128251A JP 14851284 A JP14851284 A JP 14851284A JP 14851284 A JP14851284 A JP 14851284A JP S6128251 A JPS6128251 A JP S6128251A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- pulse
- circuit
- phase
- latch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M9/00—Arrangements for interconnection not involving centralised switching
- H04M9/002—Arrangements for interconnection not involving centralised switching with subscriber controlled access to a line, i.e. key telephone systems
- H04M9/003—Transmission of control signals from or to the key telephone set; signalling equipment at key telephone set, e.g. keyboard or display equipment
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Sub-Exchange Stations And Push- Button Telephones (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータの送受信を行なう異なる装置間のクロッ
クを同期させる方式に関する。
クを同期させる方式に関する。
２つの装置間でディジタルデータの送受を行なう場合１
両装置のクロックは同期している必要がある。
両装置のクロックは同期している必要がある。
例えばディジタル通信網においては、中央局。
これに接続する子局、更にこれに接続する孫轡といった
ようにディジタル網の最上位局から最下位層迄の全ての
局のクロックの同期がとれていることが必要である。も
ちろん、このディジタル網に接続される加入者宅内機器
のクロックもディジタル網のクロックに同期する必要が
ある。
ようにディジタル網の最上位局から最下位層迄の全ての
局のクロックの同期がとれていることが必要である。も
ちろん、このディジタル網に接続される加入者宅内機器
のクロックもディジタル網のクロックに同期する必要が
ある。
局同志のクロックの同期は、上位局にセシウム発振器等
の高精度の発振器をクロック源としておき、下位局には
電圧制御型発振器を設け、上位局からのクロック情報と
の位相差によって電圧制御型発振器の発振周波数を制御
する位相同期回路によって、下位局のクロックを上位局
のクロックに同期させることによって維持される。
の高精度の発振器をクロック源としておき、下位局には
電圧制御型発振器を設け、上位局からのクロック情報と
の位相差によって電圧制御型発振器の発振周波数を制御
する位相同期回路によって、下位局のクロックを上位局
のクロックに同期させることによって維持される。
加入者宅内機器に同様の位相同期回路を設けることによ
って加入者宅内機器のクロックをディジタル網のクロッ
クに同期させることはできる。しかしながら１位相同期
回路を用いる場合、高精度の電圧制御型発振器が必要と
なり、宅内機器が高価となる。
って加入者宅内機器のクロックをディジタル網のクロッ
クに同期させることはできる。しかしながら１位相同期
回路を用いる場合、高精度の電圧制御型発振器が必要と
なり、宅内機器が高価となる。
従って本発明の目的は、ディジタルの送受を行なう二つ
の装置のクロックを同期させる簡単な方式を提供するこ
とを目的とする。
の装置のクロックを同期させる簡単な方式を提供するこ
とを目的とする。
本考案の他の目的はディジタル通信網に接続される加入
者宅内機器において、簡単な回路で自機内クロックを網
クロックに同期させることのできる同期方式を提供し、
これによってディジタル通信網に接続される加入者宅内
機器の小型化低価化を達成することである。
者宅内機器において、簡単な回路で自機内クロックを網
クロックに同期させることのできる同期方式を提供し、
これによってディジタル通信網に接続される加入者宅内
機器の小型化低価化を達成することである。
本発明は、第１のクロックパルス発振器を有し。
一定の周期で同期用ノｆルスを挿入したデータ信号を発
生する第１の装置と、第２のクロック発生器を有し、上
記データ信号を受信する第２の装置との間のクロックの
同期方式において、上記第２の装置の上記第２のクロッ
ク発生器は同一クロック周波数で互いに等間隔だけ位相
のずれた複数のクロック信号を出力しており、該複数の
クロック信号の一つを該第２の装置の動作クロックとし
て使用し、この現在使用中の動作クロックの上記同期用
パルス間隔中における該同期用パルスからのずれを上記
複数のクロック信号の所定の一つのクロック信号の位相
で検出し、現在使用中のクロック信号から該検出された
位相だけずれたクロック信号を次の動作クロックとして
選択するようにしたことを特徴とする第２の装置の動作
クロックを第１の装置のクロックに同期させるクロック
同期方式である。
生する第１の装置と、第２のクロック発生器を有し、上
記データ信号を受信する第２の装置との間のクロックの
同期方式において、上記第２の装置の上記第２のクロッ
ク発生器は同一クロック周波数で互いに等間隔だけ位相
のずれた複数のクロック信号を出力しており、該複数の
クロック信号の一つを該第２の装置の動作クロックとし
て使用し、この現在使用中の動作クロックの上記同期用
パルス間隔中における該同期用パルスからのずれを上記
複数のクロック信号の所定の一つのクロック信号の位相
で検出し、現在使用中のクロック信号から該検出された
位相だけずれたクロック信号を次の動作クロックとして
選択するようにしたことを特徴とする第２の装置の動作
クロックを第１の装置のクロックに同期させるクロック
同期方式である。
以下本発明を図面に示す実施例について詳細に説明する
。
。
第１図は本発明をディジタル通信網に接続した電子化ボ
タン電話装置に適用した場合の例を示す。
タン電話装置に適用した場合の例を示す。
同図を参照して、１はディジタル通信網の最下位局、２
は加入者宅内機器をディジタル局線りに接続するための
ディジタルサービスユニット（以下単にサービスユニッ
トと呼ぶ）であシ、３は加入者宅内機器としての電子化
ボタン電話装置（以下単にボタン電話装置と呼ぶ）であ
る。
は加入者宅内機器をディジタル局線りに接続するための
ディジタルサービスユニット（以下単にサービスユニッ
トと呼ぶ）であシ、３は加入者宅内機器としての電子化
ボタン電話装置（以下単にボタン電話装置と呼ぶ）であ
る。
局１のクロックは、前述したように位相同期回路で１上
位局のクロックに同期され、サービスユニット２のクロ
ックも局１のクロックに同期されている。
位局のクロックに同期され、サービスユニット２のクロ
ックも局１のクロックに同期されている。
ボタン電話装置３は送受信回路３１と、これに接続され
た通話系およびその制御系の回路を有する。しかしなが
ら、この発明は通話系およびその制御系には直接関与し
ないので簡単のために通話系および制御系の図示説明は
省略する。
た通話系およびその制御系の回路を有する。しかしなが
ら、この発明は通話系およびその制御系には直接関与し
ないので簡単のために通話系および制御系の図示説明は
省略する。
がタン電話装置３は、網のクロック周波数ｆ。
のｎ倍の周波数のパルスＣを発振するクロック源３２と
、その出力す令を１／ｒ１に分周するとともに２φずつ
互いに位相のずれた複数のクロック信号を出力する分周
回路３３と９分周回路３３の複数の出力のうちその一つ
を選択するセレクタ回路３４を有している。いｉ ｎ
＝ ４で２分周回路３３の出力は９０°ずつ位相のずれ
た４つの周波数ｆ０のクロック信号φ。〜φ、が出力さ
れているものとする。
、その出力す令を１／ｒ１に分周するとともに２φずつ
互いに位相のずれた複数のクロック信号を出力する分周
回路３３と９分周回路３３の複数の出力のうちその一つ
を選択するセレクタ回路３４を有している。いｉ ｎ
＝ ４で２分周回路３３の出力は９０°ずつ位相のずれ
た４つの周波数ｆ０のクロック信号φ。〜φ、が出力さ
れているものとする。
クロック源３２の出力を入力とし、その人カクロックＡ
？ルスを所定値推計数すると、リセットし。
？ルスを所定値推計数すると、リセットし。
再び０から計数するリングカウンタ３５が設けられてい
る。リングカウンタ３５の最大計数値は任意で良いが、
ここでは”１５＃に設定しであるものとする。
る。リングカウンタ３５の最大計数値は任意で良いが、
ここでは”１５＃に設定しであるものとする。
リングカウンタ３５の計数値出力ＣＤは第１のラッチ回
路３６の入力に接続されておシ、ラッチ回路３６へのラ
ッチパルスＲの入力によって、その時のリングカウンタ
３５の計数値がラッチ回路３６へ取シ込まれてラッチさ
れる。第１のラッチ回路３６の出力り、は第２のラッチ
回路３７の入力に接続されており、第２のラッチ回路へ
のラッチパルスＲの入力によって、その時の第１のラッ
チ回路３６の出力データが第２のラッチ回路３７へ取シ
込まれてラッチされる。
路３６の入力に接続されておシ、ラッチ回路３６へのラ
ッチパルスＲの入力によって、その時のリングカウンタ
３５の計数値がラッチ回路３６へ取シ込まれてラッチさ
れる。第１のラッチ回路３６の出力り、は第２のラッチ
回路３７の入力に接続されており、第２のラッチ回路へ
のラッチパルスＲの入力によって、その時の第１のラッ
チ回路３６の出力データが第２のラッチ回路３７へ取シ
込まれてラッチされる。
送受信回路３１では、サービスユニット２から送信され
るデータ信号中から、同期用パルスとしてのフレームパ
ルスＦを検出して出力する。このフレームパルスＦは、
ラッチノ４ルス発生回路３８へ入力される。ラッチノｅ
ルス発生回路３８は、フレームパルスの入力に応じて、
ラッチパルスＲを発生する。このラッチパルスは第１お
よび第２のラッチ回路３６．３７へ印加される。
るデータ信号中から、同期用パルスとしてのフレームパ
ルスＦを検出して出力する。このフレームパルスＦは、
ラッチノ４ルス発生回路３８へ入力される。ラッチノｅ
ルス発生回路３８は、フレームパルスの入力に応じて、
ラッチパルスＲを発生する。このラッチパルスは第１お
よび第２のラッチ回路３６．３７へ印加される。
第１および第２のラッチ回路３６．３７の出力はデータ
比較回路３９の２つのデータ入力端子に接続されておシ
、ここで両ラッチ回路にラッチされているデータの差が
求められる。
比較回路３９の２つのデータ入力端子に接続されておシ
、ここで両ラッチ回路にラッチされているデータの差が
求められる。
一方、カウンタ３５の計数値出力ＣＤは１位相選択信号
発生回路４０に入力されており、この位相選択信号発生
回路４０はカウンタ３５の計数値が最大値からＯになる
とき、パルスを出力し、このパルスが比較回路３９へ位
相選択信号Ｓとして印加される。これに応じて、比較回
路３９中の上記の差データが読み出されてセレクタ３４
へ与えられる。
発生回路４０に入力されており、この位相選択信号発生
回路４０はカウンタ３５の計数値が最大値からＯになる
とき、パルスを出力し、このパルスが比較回路３９へ位
相選択信号Ｓとして印加される。これに応じて、比較回
路３９中の上記の差データが読み出されてセレクタ３４
へ与えられる。
セレクタ３４は、比較回路３９から与えられた差データ
に従ってφ。〜φ３のうちの一つを選択し。
に従ってφ。〜φ３のうちの一つを選択し。
これをがタン電話装置１の動作用クロック信号として出
力する。
力する。
次に、第１図のボタン電話装置３内の回路の動作を第２
図を参照して説明する。第２図は第１図の各部回路の出
力を同じ記号で指示して示したものである。
図を参照して説明する。第２図は第１図の各部回路の出
力を同じ記号で指示して示したものである。
クロック源３２の出力パルスＣが第２図Ｃのとおりであ
るとすると１分周回路３３の４つの出力φ。〜φ□は、
第２図にそれぞれ示されるように周波数はクロック源３
２のノ４ルスＣの１／４で、互いにψずつずれた信号と
なる。
るとすると１分周回路３３の４つの出力φ。〜φ□は、
第２図にそれぞれ示されるように周波数はクロック源３
２のノ４ルスＣの１／４で、互いにψずつずれた信号と
なる。
今、リングカウンタ３５の入力にクロック源３２の出力
信号Ｃが入力されているので、Ｃの１ノｆルス入力ごと
にカウンタ３５は１を加算計数し。
信号Ｃが入力されているので、Ｃの１ノｆルス入力ごと
にカウンタ３５は１を加算計数し。
これを出力するとともに、計数値が１５に達した後１次
の入力パルスで０に戻る。即ちリングカウンタの計数値
にしたがってその出力データは第２図Ｃ・Ｄに示すよう
に０から１５までの変化を繰返すＯ この状態で、送受信回路３１で検出されたフレームパル
スＦがラッチノクルス発生回路３８・へ、第Ｓ ２図Ｆに示すように入力されると、それと同かイラッチ
パルス発生回路３８からラッチパルスＲが出力される。
の入力パルスで０に戻る。即ちリングカウンタの計数値
にしたがってその出力データは第２図Ｃ・Ｄに示すよう
に０から１５までの変化を繰返すＯ この状態で、送受信回路３１で検出されたフレームパル
スＦがラッチノクルス発生回路３８・へ、第Ｓ ２図Ｆに示すように入力されると、それと同かイラッチ
パルス発生回路３８からラッチパルスＲが出力される。
このラッチパルスＲは、フレームパルスＦと同じ信号と
なるので、第２図での図示は省略した。
なるので、第２図での図示は省略した。
このラッチパルスＲがラッチ回路３６．３７に入力され
ると、第１のラッチ回路３６は、その時のカウンタ３５
の計数データ出力を取シ込みラッチし、第２のラッチ回
路３７は、第１のラッチ回路３６の直前の出力データｔ
Ｄ１をとり込みラッチする。従って、第２図の各ラッチ
パルスＲ１。
ると、第１のラッチ回路３６は、その時のカウンタ３５
の計数データ出力を取シ込みラッチし、第２のラッチ回
路３７は、第１のラッチ回路３６の直前の出力データｔ
Ｄ１をとり込みラッチする。従って、第２図の各ラッチ
パルスＲ１。
Ｒ２，Ｒ３に応じて、第１のラッチ回路３６は、それぞ
れカウンタの出力０，１５．１５を取り込みラッチする
。即ち第１のラッチ回路３６でラッチされるデータは第
２図Ｄ１に示すように変化する。
れカウンタの出力０，１５．１５を取り込みラッチする
。即ち第１のラッチ回路３６でラッチされるデータは第
２図Ｄ１に示すように変化する。
一方、第２のラッチ回路３７は、ラッチパルスＲ１＋
Ｊ ＊ Ｒ１１に応じて、第２図Ｄ２に示すように。
Ｊ ＊ Ｒ１１に応じて、第２図Ｄ２に示すように。
１．０．１５とそれぞれ変化する。
両ラッチ回路３６．３７でラッチされているデータＤ、
、Ｄ、はデータ比較回路３９で比較され。
、Ｄ、はデータ比較回路３９で比較され。
その差（ＤＩ −Ｄ２ ）が求められている。
第２図において、ラッチパルスＲ□からＲ６の間ではＤ
工＝Ｏ、Ｄ２＝１であるので、比較回路３９の計算結果
は−１である。ラッチパルスＲ２とＲ３の間ではここで
は０は１５の次の値であるＩぐ 一方、カウンタ３５の計数出力ＣＤは位相選択信号発生
回路４０へ入力されて、その計数値が１５からＯへ変化
するとき、・クルスを出力するの（ｌＯ） で、その出力の位相選択信号Ｓは第２図Ｓに示すように
、カウンタ３５の計数値が０になるごとに位相選択パル
スＳ１．Ｓ２．Ｓ３が現れ、比較回路３９からそれぞれ
のときの計算結果を読み出し。
工＝Ｏ、Ｄ２＝１であるので、比較回路３９の計算結果
は−１である。ラッチパルスＲ２とＲ３の間ではここで
は０は１５の次の値であるＩぐ 一方、カウンタ３５の計数出力ＣＤは位相選択信号発生
回路４０へ入力されて、その計数値が１５からＯへ変化
するとき、・クルスを出力するの（ｌＯ） で、その出力の位相選択信号Ｓは第２図Ｓに示すように
、カウンタ３５の計数値が０になるごとに位相選択パル
スＳ１．Ｓ２．Ｓ３が現れ、比較回路３９からそれぞれ
のときの計算結果を読み出し。
セレクタ３４へ与える。
第２図において１位相選択パルスＳ、が現れる前のセレ
クタの出力φが、φ３であり、 Ｄ、 、Ｄ２がそれぞ
れ１．２であったと仮定する。この結果り、 −Ｄ、
−一１であるので１位相選択ノクルスＳ１が現れたとき
、この−１なるデータが比較回路３９から読み出されセ
レクタ３４に与えられる。セレクタ３４では−１なるデ
ータに従って、φ３よシー位相前のφ２なる信号を選択
して出力する。即ち、Ｓ１パルス後は、ブタン電話装置
内の制御用クロック信号としてφ２が用いられることに
なる。
クタの出力φが、φ３であり、 Ｄ、 、Ｄ２がそれぞ
れ１．２であったと仮定する。この結果り、 −Ｄ、
−一１であるので１位相選択ノクルスＳ１が現れたとき
、この−１なるデータが比較回路３９から読み出されセ
レクタ３４に与えられる。セレクタ３４では−１なるデ
ータに従って、φ３よシー位相前のφ２なる信号を選択
して出力する。即ち、Ｓ１パルス後は、ブタン電話装置
内の制御用クロック信号としてφ２が用いられることに
なる。
その後、Ｓ２パルスが発生すると、そのときは前述のＲ
２とＲ３の間であるのでＩＤ、とＤ２の差は−１である
から、セレクタ回路３４の出力φはφ、からφ１へ切り
替えられる。更にＳｓ ノ母ルスが発生すると、そのと
きは前述のＲ８以後であシ、Ｄ、とＤ２の差は０でちる
からＯデータがセレクタ回路３４に送出される。このと
きセレクタ回路３４の出力は変更せずφ、のままである
。
２とＲ３の間であるのでＩＤ、とＤ２の差は−１である
から、セレクタ回路３４の出力φはφ、からφ１へ切り
替えられる。更にＳｓ ノ母ルスが発生すると、そのと
きは前述のＲ８以後であシ、Ｄ、とＤ２の差は０でちる
からＯデータがセレクタ回路３４に送出される。このと
きセレクタ回路３４の出力は変更せずφ、のままである
。
このようにして、サービスユニット２を介してディジタ
ル網から送られて来るフレーム同期ノ４ルスの期間中に
生ずるぎタン電話装置のクロック信匈 号の位相ずれを単フレームパルス発生時のクロック・ぐ
ルス計数値の差として求め、この差分だけずれた位相の
クロック信号を選択して動作クロックとして用いること
によって、常にブタン電話装置のクロックをディジ〉ル
網のクロックに同期させることができる。
ル網から送られて来るフレーム同期ノ４ルスの期間中に
生ずるぎタン電話装置のクロック信匈 号の位相ずれを単フレームパルス発生時のクロック・ぐ
ルス計数値の差として求め、この差分だけずれた位相の
クロック信号を選択して動作クロックとして用いること
によって、常にブタン電話装置のクロックをディジ〉ル
網のクロックに同期させることができる。
上記実施例の説明から明らかなように１本発明によれば
、第１のクロックツＪ？ルス発振器を有し。
、第１のクロックツＪ？ルス発振器を有し。
一定の周期で同期用ノクルスを挿入したデータ信号を発
生する第１の装置と、第２のクロック発生器を有し上記
データ信号を受信する第２の装置との間のクロックの同
期が、上記第２の装置の上記第２のクロック発生器とし
て、同一のクロック周波数で互いに等間隔だけ位相のず
れた複数のクロック信号を出力する回路を用い、該複数
のクロック信号の一つを該第２の装置の動作クロックと
して使用し、この現在使用中の動作クロックの上記同期
用Ａ？ルス間隔中における該同期用パルスからのずれを
上記複数のクロック信号の一つのクロック信号の位相で
検出し、現在使用中のクロック信号から該検出された位
相だけずれたクロック信号を次の動作クロックとして選
択することによって達成されるようにしているから、第
２の装置のクロック発生器として大型で高価な位相同期
回路を用いることなく、簡単なりロック発生器を用いて
。
生する第１の装置と、第２のクロック発生器を有し上記
データ信号を受信する第２の装置との間のクロックの同
期が、上記第２の装置の上記第２のクロック発生器とし
て、同一のクロック周波数で互いに等間隔だけ位相のず
れた複数のクロック信号を出力する回路を用い、該複数
のクロック信号の一つを該第２の装置の動作クロックと
して使用し、この現在使用中の動作クロックの上記同期
用Ａ？ルス間隔中における該同期用パルスからのずれを
上記複数のクロック信号の一つのクロック信号の位相で
検出し、現在使用中のクロック信号から該検出された位
相だけずれたクロック信号を次の動作クロックとして選
択することによって達成されるようにしているから、第
２の装置のクロック発生器として大型で高価な位相同期
回路を用いることなく、簡単なりロック発生器を用いて
。
クロックの同期を確実にとることができるという利点が
ある。
ある。
第１図は本発明をディジタル通信網に接続したがタン電
話装置に適用した場合の実施例を示すブロック図。 第２図は、第１図中の各部出力のタイムチャートである
。 ２・・・ディジタルサービスユニット、３・・・電子化
ボタン電話装置、３１・・・送受信回路、３２・・・ク
ロック源、３３・・・分周器、３４・・・セレクタ回路
。 ３５・・・リングカウンタ、３６・・・第１のラッチ回
路。
話装置に適用した場合の実施例を示すブロック図。 第２図は、第１図中の各部出力のタイムチャートである
。 ２・・・ディジタルサービスユニット、３・・・電子化
ボタン電話装置、３１・・・送受信回路、３２・・・ク
ロック源、３３・・・分周器、３４・・・セレクタ回路
。 ３５・・・リングカウンタ、３６・・・第１のラッチ回
路。
Claims (1)
- １、第１のクロックパルス発振器を有し、一定の周期で
同期用パルスを挿入したデータ信号を発生する第１の装
置と、第２のクロック発生器を有し、上記データ信号を
受信する第２の装置との間のクロックの同期方式におい
て、上記第２の装置の上記第２のクロック発生器は同一
クロック周波数で互いに等間隔だけ位相のずれた複数の
クロック信号を出力しており、該複数のクロック信号の
一つを該第２の装置の動作クロックとして使用し、この
現在使用中の動作クロックの上記同期用パルス間隔中に
おける該同期用パルスからのずれを上記複数のクロック
信号の所定の一つのクロック信号の位相で検出し、現在
使用中のクロック信号から該検出された位相だけずれた
クロック信号を次の動作クロックとして選択するように
したことを特徴とする第２の装置の動作クロックを第１
の装置のクロックに同期させるクロック同期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14851284A JPS6128251A (ja) | 1984-07-19 | 1984-07-19 | クロツク同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14851284A JPS6128251A (ja) | 1984-07-19 | 1984-07-19 | クロツク同期方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6128251A true JPS6128251A (ja) | 1986-02-07 |
| JPH0584691B2 JPH0584691B2 (ja) | 1993-12-02 |
Family
ID=15454422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14851284A Granted JPS6128251A (ja) | 1984-07-19 | 1984-07-19 | クロツク同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6128251A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4911008A (ja) * | 1972-05-26 | 1974-01-31 | ||
| JPS5593350A (en) * | 1979-01-08 | 1980-07-15 | Mitsubishi Electric Corp | Clock reproduction unit |
| JPS5846743A (ja) * | 1981-09-11 | 1983-03-18 | Matsushita Electric Ind Co Ltd | 位相同期装置 |
-
1984
- 1984-07-19 JP JP14851284A patent/JPS6128251A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4911008A (ja) * | 1972-05-26 | 1974-01-31 | ||
| JPS5593350A (en) * | 1979-01-08 | 1980-07-15 | Mitsubishi Electric Corp | Clock reproduction unit |
| JPS5846743A (ja) * | 1981-09-11 | 1983-03-18 | Matsushita Electric Ind Co Ltd | 位相同期装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0584691B2 (ja) | 1993-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH022722A (ja) | クロツクホールドオーバー回路 | |
| US6118314A (en) | Circuit assembly and method of synchronizing plural circuits | |
| KR880003494A (ko) | 비트 동기화 회로 및 그 방법 | |
| Schwartz et al. | Modern trends in the development of network synchronization systems. From plesiochronous to coherent networks | |
| US6965224B1 (en) | Method and apparatus for testing synchronization circuitry | |
| HU196023B (en) | Synchronizing system for digital telecommunication networks | |
| JPS6128251A (ja) | クロツク同期方式 | |
| JP2000244385A (ja) | フレーム生成回路 | |
| JP3253514B2 (ja) | Ｐｌｌ回路におけるクロック生成回路 | |
| CN115220334B (zh) | 一种高精度时延调整的秒脉冲输出装置 | |
| KR930008724B1 (ko) | 전전자 교환기의 망동기 및 클럭공급장치 | |
| JPH10206570A (ja) | 時刻同期システム | |
| US11924319B2 (en) | Time synchronization device, time synchronization system, and time synchronization method | |
| JPS5843310Y2 (ja) | フアクシミリ装置における電源同期装置 | |
| KR0177237B1 (ko) | 디지탈 비디오카세트레코더에 있어서 락드모드용 오디오계의 클럭생성기 | |
| JP2929837B2 (ja) | 信号同期回路 | |
| KR900002636B1 (ko) | 디지탈 교환기의 송신클럭동기장치 | |
| JP2766837B2 (ja) | 時刻データ送信装置 | |
| JPH0267820A (ja) | 標準周波数クロック発生装置 | |
| JP2733089B2 (ja) | 周波数誤差検出回路 | |
| JPH0542209B2 (ja) | ||
| JPH05284017A (ja) | Ｐｌｌ回路 | |
| KR100211333B1 (ko) | 디지탈 음성신호의 동기 조절장치 | |
| JP2715031B2 (ja) | データ送受信システムおよび端末装置 | |
| JPH06311075A (ja) | Ｔｄｍａ衛星通信系における自動周波数制御装置 |