KR930008724B1 - 전전자 교환기의 망동기 및 클럭공급장치 - Google Patents

전전자 교환기의 망동기 및 클럭공급장치 Download PDF

Info

Publication number
KR930008724B1
KR930008724B1 KR1019900020732A KR900020732A KR930008724B1 KR 930008724 B1 KR930008724 B1 KR 930008724B1 KR 1019900020732 A KR1019900020732 A KR 1019900020732A KR 900020732 A KR900020732 A KR 900020732A KR 930008724 B1 KR930008724 B1 KR 930008724B1
Authority
KR
South Korea
Prior art keywords
clock
output
synchronization
master
optical
Prior art date
Application number
KR1019900020732A
Other languages
English (en)
Other versions
KR920014292A (ko
Inventor
김옥희
주범순
이정희
이창문
박권철
Original Assignee
한국전기통신공사
이해욱
재단법인 한국전자통신연구소
경상현
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기통신공사, 이해욱, 재단법인 한국전자통신연구소, 경상현 filed Critical 한국전기통신공사
Priority to KR1019900020732A priority Critical patent/KR930008724B1/ko
Publication of KR920014292A publication Critical patent/KR920014292A/ko
Application granted granted Critical
Publication of KR930008724B1 publication Critical patent/KR930008724B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q1/00—Details of selecting apparatus or arrangements
    • H04Q1/18—Electrical details
    • H04Q1/30—Signalling arrangements; Manipulation of signalling currents

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

내용 없음.

Description

전전자 교환기의 망동기 및 클럭공급장치
제 1 도는 본 발명의 개략적인 구성을 나타내는 블럭도.
제 2 도는 본 발명의 동기클럭 발생부를 나타내는 상세 블럭도.
제 3 도는 본 발명의 클럭분배부를 나타내는 상세블럭도.
제 4 도는 본 발명의 일실시예에 따르는 세부 구성도.
* 도면의 주요부분에 대한 부호의 설명
101 : 동기 기준 클럭 수신부 102 : 동기 클럭 발생부
103 : 클럭 분배부 201 : 위상 비교기
202 : 마이크로 프로세서 203 : D/A 변환기
204 : 전압제어 수정 발진기 301 : 마스터 클럭 선택기
302 : 주파수 체배기 303 : 클럭 분배기
304 : 전기/광 변환기 305 : 광 클럭 분배기
401 : 마스터 클럭 버퍼회로 402 : 전기/ 광 변환회로
403 : 시각 데이타 발생회로
본 발명은 전전자 교환기를 교환망에 동기시키고, 교환기 내부에 동기된 클럭을 공급하는 망동기 및 클럭 공급장치에 관한 것이다.
종래의 기술을 살펴보면, 종래의 전전자 교환기에서의 망동기 및 클럭공급장치는 외부 교환으로부터 입력되는 1.544MHz나 2.048MHz 클럭중 하나의 동기기준클럭에 대하여만 동작하여 호환성이 없는 문제점이 있었다.
본 발명은 디지틀 교환망내에서 클럭주파수의 불일치에 의해 발생가능한 데이타 수신 오류상태인 슬립 발생을 방지하기 위해 전전자 교환기 내부에 망동기 기능을 수행하고 동기된 클럭을 공급하는 망동기 및 클럭 공급장치를 제공함에 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 교환망의 상위국으로부터 디지틀 트렁크를 통해 입력된 3개의 외부 동기기준클럭의 상태를 판별하여 정상이고 우선순위가 가장 높은 클럭을 선택한 후, 분주하여 동기기준신호를 발생시키는 동기기준클럭 수신수단과 ; 상기 동기기준클럭 수신수단에서 출력된 동기기준신호를 입력하여 각각 동기클럭을 발생하는 삼중화된 동기클럭 발생수단 ; 및 상기 동기클럭 발생수단에서 출력한 세개의 동기클럭을 입력하여 그중 하나를 마스터로 선택하고, 선택된 마스터 클럭을 다시 체배한 후 교환기 내에 필요한 각종 클럭 및 신호를 발생시켜 전송하는 클럭분배수단을 구비하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.
제 1 도는 본 발명의 개략적인 구성을 나타내는 블럭도로서, 도면에서, 101은 동기기준클럭 수신부, 102는 동기클럭 발생부, 103은 클럭 분배부를 나타낸다.
동기기준클럭 수신부(101)는 디지틀 트렁크(DTI/DCI)를 통해 입력된 세개의 동기기준클럭의 상태를 판별하여, 정상인 클럭이고 우선 순위가 가장 높은 클럭을 프로그램 제어를 통해 선택(참고적으로, 본 출원인이 선출원한 특허등록 제 54166호, "동기용 입력 기준클럭 선택장치"에 상세하게 기재되어 있음)한 후, 이를 분주하여 4KHz 동기기준신호를 동기 클럭발생부(102)로 공급하며, 이 4KHz 동기기준신호와 클럭분배부(103)에서 출력된 16.384MHz클럭, 8KHz클럭으로 외부 동기기준클럭과 망동기장치 클럭간의 위상차를 검출하는 슬립검출 기능을 수행(참고적으로, 본 출원인이 선출원한 특허등록 제 55873호, "슬립검출장치 및 방법"에 상세하게 기재되어 있음)하여, 동기클럭발생부(102) 내의 마이크로 프로세서에 제공한다.
동기클럭 발생부(102)는 동일한 디지틀 위상고정 루프 세개가 병렬로 구성된 삼중화 형태의 구성을 가지며, 제 2 도에 도시한 바와같이 위상 비교기(201), 마이크로 프로세서(202), D/A변환기(203)와, 전압제어 수정발진기(204)를 구비한다.
위상 비교기(201)는 상기 동기기준클럭 수신부(101)로 부터 출력된 4KHz 동기기준신호와 루프 출력 클럭의 위상차를 카운터 회로를 이용하여 디지틀 데이타로 검출한 후 검출된 위상차 데이타를 메모리에 입력하여 마이크로 프로세서(202)의 제어데이타로 제공하고, 마이크로 프로세서(202)에서는 상기 위상차 데이타를 일정 시간 간격으로 합산한 평균위상차와 동기기준클럭 수신부(101)로 부터 제공된 슬립데이타에 의해 위상차 보정데이타를 산출하여 주파수 제어를 위해 D/A변환기(203)의 입력으로 제공한다. D/A변환기(203)에서는 마이크로 프로세서(202)로부터 입력된 위상차 보정데이타를 그에 상당하는 전압으로 변환하여 출력하고, 전압제어 수정발진기(204)는 D/A변환기(203)로 부터 입력된 전압에 따라 루프 클럭(중심주파수 32.768MHz)을 클럭분배부(제 1 도의 103)로 출력한다. (참고적으로, 이의 상세한 설명은 본 출원인이 선출원한 특허등록 제36312호인 "디지틀 교환기의 위상검출회로 및 정합회로"에 기재되어 있음.)
클럭분배부(제 1 도의 103)는 마스터 클럭선택기(301), 주파수 체배기(302), 클럭분배기(303)을 포함하고 있으며, 마스터/슬레이브 방식으로 이중화 되어 있는 (참고적으로, 본 출원인이 선출원한 1991년 특허출원 제24066호에 상세하게 기재되어 있음.) 마스터 클럭버퍼회로(401)와, 전기/광 변환기(304)와 광 클럭분배기(305)를 포함하는 전기/과 변환회로(402)를 구비하며, 제 3 도에 이의 상세한 구성이 도시되어 있다.
제 3 도에 도시한 마스터 클럭버퍼회로(401) 내의 마스터 클럭선택기(301)는 제 1 도의 삼중화된 동기클럭발생부(102)로 부터 각각 출력된 3개의 32.768MHz 동기클럭을 수신한 후 하드웨어 장애감시 및 프로그램제어에 의해 하나의 클럭을 마스터로 선택하여(참고적으로 본 출원인이 선출원한 특허등록 제57489호인 "클럭선택회로"에 상세하게 기재되어 있음.), 주파수 체배기(302)로 공급한다. 주파수 체배기(302)는 상기 마스터 클럭선택기(301)에서 선택된 32.768MHz 기본 클럭 2채배하여 65.536MHz 시스팀 기본 클럭을 발생시키며, 클럭분배기(303)는 상기 주파수체배기(302)에서 출력된 65.536MHz 시스팀 기본 클럭을 32.768MHz 클럭의 한주기에 동기되고 교환망의 상위국으로부터 입력되는 외부 8KHz 시스팀 동기신호를 만들어 미싱펄스(missing pulse) 방식에 의해 합성(참고적으로, 본 출원인이 선출한 1990년 특허출원 제22868호인 "합성클럭 발생회로"에 상세하게 기재되어 있음.)한 65.520Mbps신호를 전기/광 변환회로(304)에 전송하고, 65.536MHz 시스팀 클럭을 4분주한 16.384MHz 클럭의 한주기에 동기된 8KHz 동기신호를 만들어 전기적인 상태로 공간분할스위치(SSW)로 제공하며, 1.024MHz 클럭과 32.768KHz 클럭을, 시각데이타를 교환기 내에 제공하는 후술할 시각 데이타 발생회로(403)로 전송하며, 시각 데이타 발생회로(403)는 제 4 도를 통하여 상세하게 설명한다. 또한, 상기 65.536MHz 시스팀 기본 클럭을 분주하여 4.096MHz 클럭과 8KHz 클럭을 슬립검출 및 제어용으로 제 1 도의 동기클럭발생부(102)로 제공한다.
전기/광 변환회로(402)의 전기/광 변환기(304)는 상기 마스터 클럭버퍼회로(401)로 부터 출력된 65.520Mbps 합성신호를 전기적 싱호에서 광신호로 변환시키며, 광클럭분배기(305)는 상기 전기/광 변환기(304)로 부터 입력된 광신호를 다수개의 광신호로 만들어 광게이블을 전송매체로 하여 스위치 네트워크 링크에 공급한다.
제 4 도는 본 발명의 일실시예에 따른 세부 구성도로서, 403은 시각 데이타 발생회로, 제 1 도 및 제 4 도에서와 동일한 도면부호는 해당 도면에서의 동일한 구성요소를 나타낸다.
동기기준클럭 수신부(101), 동기클럭 발생부(102), 마스터 클럭버퍼회로(401) 및 전기/광 변환회로(402)는 전술한 바와같이 동착하고, 시각 데이타 발생회로(403)는 현재의 시각, 즉, 월.일.시, 분. 초.요일을 나타내는 시계기능을 실현하는 회로로, 상기 마스터 클럭버퍼회로(401)로 부터 32.768KHz와 1.024MHz 클럭을 수신하여 시각 데이타를 발생시킨후 이를 7-세그먼트 LED를 이용하여 월.일.시.분.초.요일을 외부로 표시하며, 내장된 프로그램 동작에 의해 교환기의 운용 및 유지보수 소프트웨어로 고정확도의 시각 데이타를 제공한다.
한편, 동기기준클럭 수신부(101), 동기클럭 발생부(102), 마스터 클럭버퍼회로(401), 전기/광 변환회로(402) 및 시각 데이타 발생회로(403)는 'NPS'라는 자체 프로세서(도면에 도시하지 않았음)르 통해 시스팀 제어프로세서와 제어데이타를 교류한다.
따라서, 상기와 같이 구성되어 동작하는 본 발명은, 기존의 장치에 비하여 외부 교환망으로부터 입력되는 1.544MHz나 2.048MHz 클럭중 하나의 동기기준클럭에 대하여만 동작하는데 비하여 1.544MHz, 2.048MHz일 경우 모두를 수용할 수 있도록 하여 호환성을 가지며, 클럭분배부에 전기/광 변환기를 연결하여 체배되고 합성된 동기신호(65.520bps)를 교환기내로 전송할 수 있게 하여 구성함으로써 고주파 클럭을 안정적으로 공급할 수 있게 하였으며, 동기된 고안정도의 클럭을 시각 데이타 발생회로에 공급함으로써 교환기의 운용 및 유지보수 소프트웨어에 고안정도의 시각정보를 제공할 수 있게 하였다.
또한, 본 발명은 망동기 및 클럭공급장치를 구성함으로써 디지틀 교환망에서 클럭주파수의 불일치로 인해 발생되는 데이타 수신 오류상태인 슬립의 발생을 방지할 수 있는 효과가 있다.

Claims (7)

  1. 전전자 교환기의 망동기 및 클럭공급장치에 있어서 ; 교환망의 상위국으로부터 디지틀 크렁크를 통해 입력된 3개의 외부 동기기준클럭의 상태를 판별하여 정상이고 우선순위가 가장 높은 클럭을 선택한 후, 분주하여 동기기준신호를 발생시키는 동기기준클럭 수신수단(101)과 ; 상기 동기기준클럭 수신수단(101)에서 출력된 동기기준신호를 입력하여 다수의 동기클럭을 발생하는 동기클럭 발생수단(102) ; 및 상기 동기클럭 발생수단(102)에서 출력한 다수의 동기클럭을 입력하여 그중 하나를 마스터로 선택하고, 선택된 마스터 클럭을 다시 체배후 교환기내에 필요한 각종 클럭 및 신호를 발생시켜 전송하는 클럭분배수단(103)을 구비한 하는 것을 특징으로 하는 전전자 교환기의 망동기 및 클럭공급장치.
  2. 제 1 항에 있어서, 상기 동기기준클럭 수신수단(101)은 입력된 클럭과 루프 출력간의 위상차인 슬립을 검출하도록 구성된 것을 특징으로 하는 전전자 교환기의 망동기 및 클럭공급장치.
  3. 제 1 항에 있어서, 상기 동기클럭 발생수단(102)은, 상기 동기기준클럭 수신수단(101)으로부터 출력된 동기기준신호와 루프 출력 클럭은 위상차를 카운터 회로를 이용하여 디지틀 데이타로 검출한 후 검출된 위상차 데이타를 제공하는 위상비교기(201)와 ; 상기 위상비교기(201)의 출력인 위상차 데이타를 입력받아 일정 시간간격으로 합산하여 평균위상차에 의해 보정데이타를 산출하는 마이크로 프로세서(202)와 ; 상기 마이크로 프로세서(202)가 산출하여 출력하는 위상차 보정데이타를 입력받아 그에 상당하는 전압으로 변환하여 출력하는 D/A변환기(203) ; 및 상기 D/A변환기로 부터 출력되는 전압을 입력받아 전압에 따른 루프클럭을 출력하는 전압제어 수정발진기(204)를 구비하는 것을 특징으로 하는 전전자 교환기의 망동기 및 클럭공급장치.
  4. 제 1 항에 있어서, 상기 클럭분배수단(103)은, 동기클럭 발생수단(2)으로부터의 동기클럭을 입력받아 시스팀 기본 클럭을 만들고, 상기 시스팀 기본 클럭과 외부의 시스팀 동기신호를 합성하여 하나의 클럭형태로 만들어 전송하는 마스터 클럭버퍼회로(401)와 ; 상기 마스터 클럭버퍼회로(401)의 출력을 제공받아 광케이블을 전송매체로 하여 스위치 네트워크간 링크(CDL)를 통해 동작클럭을 공급하는 전기/광 변환회로(402) ; 및 상기 마스터 클럭버퍼회로(401)에서 출력되는 클럭을 입력받아 교환기의 월, 일, 시, 분, 초를 표시하는 시각 데이타 발생회로(403)를 구비하는 것을 특징으로 하는 전전자 교환기의 망동기 및 클럭분배장치.
  5. 제 1 항에 있어서, 상기 동기클럭 발생수단(102)은, 동일한 디지틀 위상고정 루프 세개를 병렬로 구비한 삼중화 형태의 구성을 가지는 것을 특징으로 하는 전전자 교환기의 망동기 및 클럭분배장치.
  6. 제 4 항에 있어서, 상기 마스터 클럭버퍼회로(401)는, 상기 동기클럭 발생수단(102)으로부터 클럭을 수신하여 이중 하나의 클럭을 마스터로 선택하는 마스터 클럭 선택기(301)와 ; 상기 마스터 클럭 선택기(301)의 출력을 입력받아 스위치 네트워크에서 필요한 주파수로 체배하는 주파수체배기(302)와 ; 상기 주파수 체배기(302)의 출력을 입력받고 외부 시스팀 동기신호를 만들어 두 신호를 합성하여 상기 전기/광 변환회로(402)로 출력하고, 동기신호를 만들어 전기적인 상태로 공간분할 스위치(SSW)로 제공하며, 시각 데이타를 만드는 클럭을 사각 데이타 발생회로(403)에 제공하는 클럭분배기(303)를 구비하는 것을 특징으로 하는 전전자 교환기의 망동기 및 클럭분배장치.
  7. 제 6 항에 있어서, 상기 전기/광 변환회로(402)는, 상기 마스터 클럭버퍼회로(401)로 부터 출력되는 합성신호를 전기적신호에서 광신호로 변환시키는 전기/광 변환기(304)와 ; 상기 전기/광 변환기(304)의 출력을 입력받아 다수개의 동일한 광클럭을 생산하여 광케이블을 전송매체로 하여 스위치 네트워크 링크로 출력하는 광클럭 분배기(305)를 구비하는 것을 특징으로 하는 전전자 교환기의 망동기 및 클럭공급장치.
KR1019900020732A 1990-12-15 1990-12-15 전전자 교환기의 망동기 및 클럭공급장치 KR930008724B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900020732A KR930008724B1 (ko) 1990-12-15 1990-12-15 전전자 교환기의 망동기 및 클럭공급장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900020732A KR930008724B1 (ko) 1990-12-15 1990-12-15 전전자 교환기의 망동기 및 클럭공급장치

Publications (2)

Publication Number Publication Date
KR920014292A KR920014292A (ko) 1992-07-30
KR930008724B1 true KR930008724B1 (ko) 1993-09-13

Family

ID=19307630

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900020732A KR930008724B1 (ko) 1990-12-15 1990-12-15 전전자 교환기의 망동기 및 클럭공급장치

Country Status (1)

Country Link
KR (1) KR930008724B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7308062B2 (en) 2003-12-17 2007-12-11 Electronics And Telecommunications Research Institute Apparatus for providing system clock synchronized to a network universally

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100337839B1 (ko) * 1995-06-09 2002-10-31 삼성전자 주식회사 디지탈교환기의동기클럭제어회로
KR101453952B1 (ko) * 2014-06-24 2014-10-23 엘아이지넥스원 주식회사 통신 시스템에서 동기신호 처리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7308062B2 (en) 2003-12-17 2007-12-11 Electronics And Telecommunications Research Institute Apparatus for providing system clock synchronized to a network universally

Also Published As

Publication number Publication date
KR920014292A (ko) 1992-07-30

Similar Documents

Publication Publication Date Title
US6816818B2 (en) Method, clock generator module and receiver module for synchronizing a receiver module
CN101178431B (zh) 带有部件的磁共振设备
CN111224769B (zh) 通信单元、控制设备、通信系统和方法
KR860001259B1 (ko) 단일 모선에서의 전송정보의 동기화장치
KR930008724B1 (ko) 전전자 교환기의 망동기 및 클럭공급장치
US3520128A (en) Automatic time distribution system
CN100438361C (zh) 对同步数字体系设备主备时钟相位进行控制的方法
CN100586055C (zh) 用于系统之间的网络同步的时钟传输设备
US20050034172A1 (en) System and method for transmitting video signals
CN112398568B (zh) 一种多小区同步时钟的系统及方法
JP5549513B2 (ja) 伝送システム、スレーブ伝送装置及びクロック同期方法
US8565293B2 (en) Method for synchronizing a plurality of measuring channel assemblies and/or measuring devices, and appropriate measuring device
JPH10240375A (ja) クロック無瞬断切替装置
KR100328757B1 (ko) 전송시스템의 클럭신호 전환에 의한 오류방지 장치
CN112584402A (zh) 一种网元主备倒换时钟对齐方法、主板、备板及网元设备
CN115065360B (zh) 一种基于动态移相的秒脉冲高精度同步方法及系统
KR0126856B1 (ko) 동기용 입력 기준 클럭 선택장치
KR100603564B1 (ko) 이동 통신 기지국 시스템에서의 동기 신호 공유 장치 및그 방법
US6714610B1 (en) Method of transmitting clock signals, method of synchronizing clock generators or network elements, as well as a network element and a clock generator
CN102545888B (zh) 一种基于tdm的直流输电控制保护系统的同步装置和方法
KR100257253B1 (ko) 교환기의 망동기 장치
CN206833175U (zh) 一种多参考源授时系统
JP2738223B2 (ja) クロック供給方式
KR20040083860A (ko) 비동기전송모드 교환기의 스위치/망동기 장치
JP2766837B2 (ja) 時刻データ送信装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980828

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee