JPH0584691B2 - - Google Patents

Info

Publication number
JPH0584691B2
JPH0584691B2 JP59148512A JP14851284A JPH0584691B2 JP H0584691 B2 JPH0584691 B2 JP H0584691B2 JP 59148512 A JP59148512 A JP 59148512A JP 14851284 A JP14851284 A JP 14851284A JP H0584691 B2 JPH0584691 B2 JP H0584691B2
Authority
JP
Japan
Prior art keywords
clock
pulse
circuit
latch
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59148512A
Other languages
English (en)
Other versions
JPS6128251A (ja
Inventor
Michitoku Hatabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
Nitsuko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitsuko Corp filed Critical Nitsuko Corp
Priority to JP14851284A priority Critical patent/JPS6128251A/ja
Publication of JPS6128251A publication Critical patent/JPS6128251A/ja
Publication of JPH0584691B2 publication Critical patent/JPH0584691B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M9/00Arrangements for interconnection not involving centralised switching
    • H04M9/002Arrangements for interconnection not involving centralised switching with subscriber controlled access to a line, i.e. key telephone systems
    • H04M9/003Transmission of control signals from or to the key telephone set; signalling equipment at key telephone set, e.g. keyboard or display equipment

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Sub-Exchange Stations And Push- Button Telephones (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータの送受信を行なう異なる装置間
のクロツクを同期させる方式に関する。
〔従来技術〕
2つの装置間でデイジタルデータの送受を行な
う場合、両装置のクロツクは同期している必要が
ある。
例えばデイジタル通信網においては、中央局、
これに接続する子局、更にこれに接続する孫局と
いつたようにデイジタル網の最上位局から最下位
局迄の全ての局のクロツクの同期がとれているこ
とが必要である。もちろん、このデイジタル網に
接続される加入者宅内機器のクロツクもデイジタ
ル網のクロツクに同期する必要がある。
局同志のクロツクの同期は、上位局にセシウム
発振器等の高精度の発振器をクロツク源としてお
き、下位局には電圧制御型発振器を設け、上位局
からのクロツク情報との位相差によつて電圧制御
型発振器の発振周波数を制御する位相同期回路に
よつて、下位局のクロツクを上位局のクロツクに
同期させることによつて維持される。
加入者宅内機器に同様の位相同期回路を設ける
ことによつて加入者宅内機器のクロツクをデイジ
タル網のクロツクに同期させることはできる。し
かしながら、位相同期回路を用いる場合、高精度
の電圧制御型発振器が必要となり、宅内機器が高
価となる。
〔発明の目的〕
従つて本発明の目的は、デイジタルの送受の行
なう二つの装置のクロツクを同期させる簡単な方
式を提供することを目的とする。
本発明の他の目的はデイジタル通信網に接続さ
れる加入者宅内機器において、簡単な回路で自機
内クロツクを網クロツクに同期させることのでき
る同期方式を提供し、これによつてデイジタル通
信網に接続される加入者宅内機器の小型化低価格
化を達成することである。
〔発明の構成〕
本発明は、第1のクロツク周波数の第1のクロ
ツクパルスを発生する第1のクロツクパルス発振
器を有し、上記第1のクロツクパルスのパルス周
期のm(mは2以上の整数nの倍数)倍の一定の
フレーム周期で同期用パルスを挿入したデータ信
号を発生する第1の装置と、上記第1のクロツク
周波数に同期した第2のクロツク周波数をもつ動
作クロツクを発生する第2のクロツク発生器を有
し、上記データ信号を受信する第2の装置との間
のクロツクの同期方式において、上記第2の装置
の上記第2のクロツク発生器は、上記第1のクロ
ツク周波数の約n倍の周波数の局部クロツクパル
スを発振するクロツク源と、上記局部クロツクパ
ルスを1/nに分周して、同一クロツク周波数で
互いに2π/nだけ位相のずれたn個のクロツク
信号を出力する分周回路と、上記局部クロツクパ
ルスを入力とし、該局部クロツクパルスを最大値
である(k−1)値(kはnの倍数でかつmの約
数)迄計数すると、リセツトし、再び0から計数
するリングカウンタと、上記データ信号中からそ
れに挿入された上記同期用パルスを検出して、ラ
ツチパルスを発生する手段と、上記ラツチパルス
に応答して前記リングカウンタの計数値をラツチ
する第1のラツチ回路と、上記ラツチパルスに応
答して上記第1のラツチ回路の出力データをラツ
チする第2のラツチ回路と、上記フレーム周期に
対応したタイミングで位相選択信号を発生する位
相選択手段と、上記第1のラツチ回路の出力デー
タと上記第2のラツチ回路の出力データを比較
し、それら出力データの差を表す差データを上記
位相選択信号に応答して出力するデータ比較回路
と、上記差データに従つて上記n個のクロツク信
号のうちの一つを次の動作クロツクとして選択す
るセレクタ回路とを備え、第2の装置の動作クロ
ツクを第1の装置のクロツクに同期させるクロツ
ク同期方式である。
〔実施例〕
以下本発明を図面に示す実施例についての詳細
に説明する。
第1図は本発明をデイジタル通信網に接続した
電子化ボタン電話装置に適用した場合の例を示
す。同図を参照して、1はデイジタル通信網の最
下位局、2は加入者宅内機器をデイジタル局線L
に接続するためのデイジタルサービスユニツト
(以下単にサービスユニツトと呼ぶ)であり、3
は加入者宅内機器としての電子化ボタン電話装置
(以下単にボタン電話装置と呼ぶ)である。
局1のクロツクは、前述したように位相同期回
路で上位局のクロツクに同期され、サービスユニ
ツト2のクロツクも局1のクロツクに同期されて
いる。
ボタン電話装置3は送受信回路31と、これに
接続された通話系およびその制御系の回路を有す
る。しかしながら、この発明は通話系およびその
制御系には直接関与しないので簡単のために通話
系および制御系の図示説明は省略する。
ボタン電話装置3は、網のクロツク周波数0
約n倍の周波数の局部クロツクパルスCを発振す
るクロツク源32と、その出力を1/nに分周す
るとともに2π/nずつ位相のずれたn個のクロ
ツク信号を出力する分周回路33と、分周回路3
3のn個の出力のうちその一つを後述のようにし
て選択するセレクタ回路34とを有している。い
ま、n=4で、分周回路33の出力は90°ずつ位
相のずれた4つの周波数が0に近い1のクロツク
信号φ0〜φ3が出力されているものとする。また、
本実施例では、同期用パルスとしてのフレームパ
ルスFのフレームパルス周期がクロツク源32の
局部クロツクパルスCの周期のほぼ16倍とする。
一般に、フレームパルスFのフレームパルス周期
は局部クロツクパルスCの周期のm(mは2以上
の整数nの倍数)倍に設定される。
クロツク源32の出力を入力とし、その局部ク
ロツクパルスCを所定値迄計数すると、リセツト
し、再び0から計数するリングカウンタ35が設
けられている。リングカウンタ35の最大計数値
は、一般に(k−1)値(kはnの倍数でかつm
の約数)に選択されるが、ここでは“15”(k=
m=16)に設定してあるものとする。これは、リ
ングカウンタ35の繰り返し周期をフレームパル
スFのフレームパルス周期とほぼ等しくなるよう
にするためである。
リングカウンタ35の計数値出力CDは第1の
ラツチ回路36の入力に接続されており、第1の
ラツチ回路36へのラツチパルスR(後述する)
の入力によつて、その時のリングカウンタ35の
計数値がラツチ回路36へ取り込まれてラツチさ
れる。第1のラツチ回路36の出力D1は第2の
ラツチ回路37の入力に接続されており、第2の
ラツチ回路37へのラツチパルスRの入力によつ
て、その時の第1のラツチ回路36の出力データ
が第2のラツチ回路37へ取り込まれてラツチさ
れる。
送受信回路31では、サービスユニツト2から
送信されるデータ信号中から、同期用パルスとし
てのフレームパルスFを検出して出力する。ここ
で、フレームパルスの検出方法は、周知の技術を
使用できる。例えば、社団法人電気通信協会によ
り昭和57年5月31日に発行された電気通信術語事
典編集委員会編「詳解電気通信術語事典〔新版〕」
の頁127の『同期(Synchronization)』の項目に
は、「フレーム同期位置の検出は、一般にフレー
ム構成中のフレーム同期符号がフレームの繰返し
周期で出現するかどうかを検出することによつて
行う。」と記載されている。このフレームパルス
Fは、ラツチパルス発生回路38へ入力される。
ラツチパルス発生回路38は、フレームパルスの
入力に応じて、ラツチパルスRを発生する。この
ラツチパルスRは第1および第2のラツチ回路3
6,37へ印加される。
第1および第2のラツチ回路36,37の出力
はデータ比較回路39の2つのデータ入力端子に
接続されており、ここで両ラツチ回路にラツチさ
れているデータの差が求められる。
一方、カウンタ35の計数値出力CDは、位相
選択信号発生回路40に入力されており、この位
相選択信号発生回路40はカウンタ35の計数値
が最大値から0になるとき、パルスを出力し、こ
のパルスがデータ比較回路39へ位相選択回路S
として印加される。これに応じて、データ比較回
路39中の上記の差データが読み出されてセレク
タ回路34へ与えられる。このように、位相選択
回路Sはフレーム周期に対応したタイミングで発
生される。
セレクタ回路34は、データ比較回路39から
与えられた差データに従つてφ0〜φ3のうちの一
つを選択し、これをボタン電話装置1の動作用ク
ロツク信号として出力する。
次に、第1図のボタン電話装置3内の回路の動
作を第2図を参照して説明する。第2図は第1図
の各部回路の出力を同じ記号で指示して示したも
のである。
クロツク源32の出力パルスCが第2図Cのと
おりであるとすると、分周回路33の4つの出力
φ0〜φ3は、第2図にそれぞれ示されるように周
波数はクロツク源32のパルスCの1/4で、互い
にπ/2ずつ位相のずれた信号となる。
今、リングカウンタ35の入力にクロツク源3
2の出力信号Cが入力されているので、Cの1パ
ルス入力ごとにカウンタ35は1を加算計数し、
これを出力するとともに、計数値が15に達した
後、次の入力パルスで0に戻る。即ちリングカウ
ンタの計数値にしたがつてその出力データは第2
図CDに示すように0から15までの変化を繰返す。
この状態で、送受信回路31で検出されたフレ
ームパルスFがラツチパルス発生回路38へ、第
2図Fに示すように入力されると、それと同時
に、ラツチパルス発生回路38からラツチパルス
Rが出力される。このラツチパルスRは、フレー
ムパルスFと同じ信号となるので、第2図での図
示は省略した。
このラツチパルスRがラツチ回路36,37に
入力されると、第1のラツチ回路36は、その時
のカウンタ35の計数データ出力を取り込みラツ
チし、第2のラツチ回路37は、第1のラツチ回
路36の直前の出力データD1を取り込みラツチ
する。従つて、第2図の各ラツチパルスR1,R2
R3に応じて、第1のラツチ回路36は、それぞ
れのカウンタの出力0,15,15を取り込みラツチ
する。即ち第1のラツチ回路36でラツチされる
データは第2図D1に示すように変化する。一方、
第2のラツチ回路37は、ラツチパルスR1,R2
R3に応じて、第2図D2に示すように、1,0,
15とそれぞれ変化する。
両ラツチ回路36,37でラツチされているデ
ータD1,D2はデータ比較回路39で比較され、
その差(D1−D2)が求められる。
第2図において、ラツチパルスR1からR2の間
では、D1=0、D2=1であるのでデータ比較回
路39の計算結果は−1である。この−1は動作
用クロツク信号φとして現在使用しているクロツ
ク信号φ2が網のクロツクよりもπ/2だけ位相
が遅れていることを示している。ラツチパルス
R2とR3の間ではここでは0は15の次の値である
からやはり計算結果は(15−0)=−1であり、
ラツチパルスR3の後は計算結果は(15−15)=0
である。
一方、リングカウンタ35の計数出力CDは位
相選択信号発生回路40へ入力されて、その計数
値が15から0へ変化するとき、パルスを出力する
ので、その出力の位相選択信号Sは第2図Sに示
すように、リングカウンタ35の計数値が0にな
るごとに位相選択パルスS1,S2,S3が現れ、デー
タ比較回路39からそれぞれのときの計算結果を
読み出し、セレクタ回路34へ与える。
第2図において、位相選択パルスS1が現れる前
のセレクタ回路34の出力φが、φ3であり、D1
D2がそれぞれ1,2であつたと仮定する。この
結果D1−D2=−1であるので、位相選択パルス
S1が現れたとき、この−1なるデータがデータ比
較回路39から読み出されセレクタ回路34に与
えられる。セレクタ回路34では−1なるデータ
に従つて、φ3より位相がπ/2だけ進んだφ2
る信号を選択して出力する。即ち、S1パルス後
は、ボタン電話装置内の制御用クロツク信号とし
てφ2が用いられることになる。
その後、S2パルスが発生すると、そのときは前
述のR2とR3の間であるので、D1とD2の差は−1
であるから、セレクタ回路34の出力φはφ2
らφ1へ切り替えられる。更にS3パルスが発生す
ると、そのときは前述のR3以後であり、D1とD2
の差は0であるから0データがセレクタ回路34
に送出される。このときセレクタ回路34の出力
は変更せずφ1のままである。
このようにして、サービスユニツト2を介して
デイジタル網から送られて来るフレーム同期パル
スの期間中に生ずるボタン電話装置のクロツク信
号の位相ずれを両フレームパルス発生時のクロツ
クパルス計数値の差として求め、この差分だけず
れた位相のクロツク信号を選択して動作クロツク
として用いることによつて、常にボタン電話装置
のクロツクをデイジタル網のクロツクに同期させ
ることができる。
〔発明の効果〕
上記実施例の説明から明らかなように、本発明
によれば、第1のクロツク周波数の第1のクロツ
クパルスを発生する第1のクロツクパルス発振器
を有し、上記第1のクロツクパルスのパルス周期
のm(mは2以上の整数nの倍数)倍の一定のフ
レーム周期で同期用パルスを挿入したデータ信号
を発生する第1の装置と、上記第1のクロツク周
波数に同期した第2のクロツク周波数をもつ動作
クロツクを発生する第2のクロツク発生器を有
し、上記データ信号を受信する第2の装置との間
のクロツクの同期方式において、上記第2の装置
の上記第2のクロツク発生器は、上記第1のクロ
ツク周波数の約n倍の周波数の局部クロツクパル
スを発振するクロツク源と、上記局部クロツクパ
ルスを1/nに分周して、同一クロツク周波数で
互いに2π/nだけ位相のずれたn個のクロツク
信号を出力する分周回路と、上記局部クロツクパ
ルスを入力とし、該局部クロツクパルスを最大値
である(k−1)値(kはnの倍数でかつmの約
数)迄計数すると、リセツトし、再び0から計数
するリングカウンタと、上記データ信号中からそ
れに挿入された上記同期用パルスを検出して、ラ
ツチパルスを発生する手段と、上記ラツチパルス
に応答して前記リングカウンタの計数値をラツチ
する第1のラツチ回路と、上記ラツチパルスに応
答して上記第1のラツチ回路の出力データをラツ
チする第2のラツチ回路と、上記フレーム周期に
対応したタイミングで位相選択信号を発生する位
相選択手段と、上記第1のラツチ回路の出力デー
タと上記第2のラツチ回路の出力データを比較
し、それら出力データの差を表す差データを上記
位相選択信号に応答して出力するデータ比較回路
と、上記差データに従つて上記n個のクロツク信
号のうちの一つを次の動作クロツクとして選択す
るセレクタ回路とを備えているから、第2の装置
の第2のクロツク発生器として大型で高価な位相
同期回路を用いることなく、簡単なクロツク発生
器を用いて、クロツクの同期を確実にとることが
できるという利点がある。
【図面の簡単な説明】
第1図は本発明をデイジタル通信網に接続した
ボタン電話装置に適用した場合の実施例を示すブ
ロツク図、第2図は、第1図中の各部出力のタイ
ムチヤートである。 2……デイジタルサービスユニツト、3……電
子化ボタン電話装置、31……送受信回路、32
……クロツク源、33……分周回路、34……セ
レクタ回路、35……リングカウンタ、36……
第1のラツチ回路、37……第2のラツチ回路、
38……ラツチパルス発生回路、39……データ
比較回路、40……位相選択信号発生回路。

Claims (1)

  1. 【特許請求の範囲】 1 第1のクロツク周波数の第1のクロツクパル
    スを発生する第1のクロツクパルス発振器を有
    し、上記第1のクロツクパルスのパルス周期のm
    (mは2以上の整数nの倍数)倍の一定のフレー
    ム周期で同期用パルスを挿入したデータ信号を発
    生する第1の装置と、上記第1のクロツク周波数
    に同期した第2のクロツク周波数をもつ動作クロ
    ツクを発生する第2のクロツク発生器を有し、上
    記データ信号を受信する第2の装置との間のクロ
    ツクの同期方式において、上記第2の装置の上記
    第2のクロツク発生器は、 上記第1のクロツク周波数の約n倍の周波数の
    局部クロツクパルスを発振するクロツク源32
    と、 上記局部クロツクパルスを1/nに分周して、
    同一クロツク周波数で互いに2π/nだけ位相の
    ずれたn個のクロツク信号を出力する分周回路3
    3と、 上記局部クロツクパルスを入力とし、該局部ク
    ロツクパルスを最大値である(k−1)値(kは
    nの倍数でかつmの約数)迄計数すると、リセツ
    トし、再び0から計数するリングカウンタ35
    と、 上記データ信号中からそれに挿入された上記同
    期用パルスを検出して、ラツチパルスを発生する
    手段31,38と、 上記ラツチパルスに応答して前記リングカウン
    タの計数値をラツチする第1のラツチ回路36
    と、 上記ラツチパルスに応答して上記第1のラツチ
    回路の出力データをラツチする第2のラツチ回路
    37と、 上記フレーム周期に対応したタイミングで位相
    選択信号を発生する位相選択手段40と、 上記第1のラツチ回路の出力データと上記第2
    のラツチ回路の出力データを比較し、それら出力
    データの差を表す差データを上記位相選択信号に
    応答して出力するデータ比較回路39と、 上記差データに従つて上記n個のクロツク信号
    のうちの一つを次の動作クロツクとして選択する
    セレクタ回路34とを備え、 第2の装置の動作クロツクを第1の装置のクロ
    ツクに同期させるクロツク同期方式。
JP14851284A 1984-07-19 1984-07-19 クロツク同期方式 Granted JPS6128251A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14851284A JPS6128251A (ja) 1984-07-19 1984-07-19 クロツク同期方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14851284A JPS6128251A (ja) 1984-07-19 1984-07-19 クロツク同期方式

Publications (2)

Publication Number Publication Date
JPS6128251A JPS6128251A (ja) 1986-02-07
JPH0584691B2 true JPH0584691B2 (ja) 1993-12-02

Family

ID=15454422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14851284A Granted JPS6128251A (ja) 1984-07-19 1984-07-19 クロツク同期方式

Country Status (1)

Country Link
JP (1) JPS6128251A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4911008A (ja) * 1972-05-26 1974-01-31
JPS5593350A (en) * 1979-01-08 1980-07-15 Mitsubishi Electric Corp Clock reproduction unit
JPS5846743A (ja) * 1981-09-11 1983-03-18 Matsushita Electric Ind Co Ltd 位相同期装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4911008A (ja) * 1972-05-26 1974-01-31
JPS5593350A (en) * 1979-01-08 1980-07-15 Mitsubishi Electric Corp Clock reproduction unit
JPS5846743A (ja) * 1981-09-11 1983-03-18 Matsushita Electric Ind Co Ltd 位相同期装置

Also Published As

Publication number Publication date
JPS6128251A (ja) 1986-02-07

Similar Documents

Publication Publication Date Title
US4845709A (en) Data transfer control system
US5661765A (en) Receiver and transmitter-receiver
EP0445806B1 (en) Frame synchronization dependent type bit synchronization extraction circuit
US5764709A (en) Jitter attenuator
JPH06102964A (ja) 情報処理システム
KR880003494A (ko) 비트 동기화 회로 및 그 방법
EP0695487B1 (en) Composite clock signal
JPH05243988A (ja) ディジタルフェーズロックループの同期化検出装置
EP0666662A1 (en) Serial data clock receiver circuit and method therefor
US5058142A (en) Clock extracting circuit in digital-line signal receiver
US4887261A (en) Method and arrangement for transmitting a digital signal with a low bit rate in a time section, provided for higher bit rates, of a time division multiplexed signal
JPH0584691B2 (ja)
KR900002636B1 (ko) 디지탈 교환기의 송신클럭동기장치
JP3253514B2 (ja) Pll回路におけるクロック生成回路
JP3132657B2 (ja) クロック切替回路
JP2929837B2 (ja) 信号同期回路
KR0177237B1 (ko) 디지탈 비디오카세트레코더에 있어서 락드모드용 오디오계의 클럭생성기
KR950002305B1 (ko) 수신데이타에 의한 동기클록발생회로
JPS6148725B2 (ja)
US5095289A (en) Adjustable crystal controlled oscillator
JPS5843310Y2 (ja) フアクシミリ装置における電源同期装置
JP2002111643A (ja) 網終端装置及びデータ通信信号の同期化方法
KR100211333B1 (ko) 디지탈 음성신호의 동기 조절장치
KR0135204B1 (ko) 교환기의 동기장치
KR950001927B1 (ko) 디지탈 데이타 동기 신호 검출회로