JPS61275819A - 二端子素子アクテイブマトリクス液晶表示装置 - Google Patents
二端子素子アクテイブマトリクス液晶表示装置Info
- Publication number
- JPS61275819A JPS61275819A JP60118519A JP11851985A JPS61275819A JP S61275819 A JPS61275819 A JP S61275819A JP 60118519 A JP60118519 A JP 60118519A JP 11851985 A JP11851985 A JP 11851985A JP S61275819 A JPS61275819 A JP S61275819A
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- film
- semi
- insulating film
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、金属−半絶縁膜−金属(導電膜)より成る2
端子素子いわゆるMS工素子を非線形アクティブ素子と
して用いた液晶表示装置に関する〈発明の概要〉 本発明はME工素子の光照射下の特性変化を改善するこ
とを目的とし、牛絶R膜に対する遮光を行電極〔第1不
透明導電膜〕と画素電極に接する第2不透明導電膜とで
行ない、かつMS工素子の両電極として用いるものであ
る。
端子素子いわゆるMS工素子を非線形アクティブ素子と
して用いた液晶表示装置に関する〈発明の概要〉 本発明はME工素子の光照射下の特性変化を改善するこ
とを目的とし、牛絶R膜に対する遮光を行電極〔第1不
透明導電膜〕と画素電極に接する第2不透明導電膜とで
行ない、かつMS工素子の両電極として用いるものであ
る。
〈従来の技術〉
液晶表示装置の大面積化、高精細化が図られる中で、ア
クティブマトリクス方式は注目されている。中でも、了
クチイブ素子に2端子素子を用いることは、製造が容易
でかつ高精細化に適している、2端子素子には、PNダ
イオード、金萬−絶縁膜−金属(M 工M)などがある
が、金属−半絶縁膜−金属等導電膜構造から成るMS工
素子は信顆性等の点で有利である。Me工素子を用いた
液晶表示装置の例を第2図に示し7た。第2図(cL)
はその平面図、第2図Cb)は第2図れ)の0−0′線
に沿った断面図でちる。液晶13の両側にA透明基板]
0とB基板1が設けられ、へ基板10には列方向に延在
する列電極11が透明導電膜で設けられ、B基板1には
MS工素子20と画素電極2が設けられ液晶13と界面
に配向R12、1,4が存在している。Ms工素子加は
、列方向にのびる行電極4と半絶縁膜8と画素電極2よ
り成る。半絶縁膜8は13(Oz。
クティブマトリクス方式は注目されている。中でも、了
クチイブ素子に2端子素子を用いることは、製造が容易
でかつ高精細化に適している、2端子素子には、PNダ
イオード、金萬−絶縁膜−金属(M 工M)などがある
が、金属−半絶縁膜−金属等導電膜構造から成るMS工
素子は信顆性等の点で有利である。Me工素子を用いた
液晶表示装置の例を第2図に示し7た。第2図(cL)
はその平面図、第2図Cb)は第2図れ)の0−0′線
に沿った断面図でちる。液晶13の両側にA透明基板]
0とB基板1が設けられ、へ基板10には列方向に延在
する列電極11が透明導電膜で設けられ、B基板1には
MS工素子20と画素電極2が設けられ液晶13と界面
に配向R12、1,4が存在している。Ms工素子加は
、列方向にのびる行電極4と半絶縁膜8と画素電極2よ
り成る。半絶縁膜8は13(Oz。
SiNg等でSi成分が化学量論的組成より多く含まれ
、106〜101BΩ−副の抵抗率を有し、電界増加と
共に抵抗が減少する。しかしながら、これらの膜は数1
00 Lwτの光照射により抵抗が1〜8桁小さくなる
性質を有す。そのため、B基板1や画素電極2、行電極
4が透明な場合、光照射により2端子素子の特性が変化
して灰示品質が劣化してしまう問題があった。
、106〜101BΩ−副の抵抗率を有し、電界増加と
共に抵抗が減少する。しかしながら、これらの膜は数1
00 Lwτの光照射により抵抗が1〜8桁小さくなる
性質を有す。そのため、B基板1や画素電極2、行電極
4が透明な場合、光照射により2端子素子の特性が変化
して灰示品質が劣化してしまう問題があった。
〈発明が解決しようとする問題点〉
本発明は斜上の光照射による2端子素子の特性変化の問
題を解決すべくなされたものである。
題を解決すべくなされたものである。
〈問題点全解決するだめの手段〉
本発明では、半絶縁膜に光が直接照射されない様に両側
に第1及び第2の不透明導電Nを設け、しかも第1不透
明導電膜を行電極とし、第2不透明導電膜を画素電極に
接する如くしたものである。
に第1及び第2の不透明導電Nを設け、しかも第1不透
明導電膜を行電極とし、第2不透明導電膜を画素電極に
接する如くしたものである。
〈作用〉
MI3工素子は、第1不透明導電膜−半絶縁膜−第2不
透明導電、膜で形成されるので、半絶縁膜の上部と下部
が遮光される。半絶縁膜の側面からの光入射は少ないの
で、光照射によるMS工素子の特性変化は少ない。
透明導電、膜で形成されるので、半絶縁膜の上部と下部
が遮光される。半絶縁膜の側面からの光入射は少ないの
で、光照射によるMS工素子の特性変化は少ない。
〈実施例〉
σ、実施例1(第1図り
第1図には本発明によるB基板1側の単位画素構造例を
示した。第1図(ハ)はその平面図、第1図(b)及び
(c) Bそれツレ第1図Gz)のA−At線及ヒB−
Bi線に沿った断面図である。ガラス、石英等のB絶縁
基板1上に工’ro等の透明導電膜から成る画素電極2
が設けられ、その一部の上に第2不透明導電膜5と半絶
縁膜8と第1導電膜4から成るMS工素子加が設けられ
ている。この例では、第1導電膜4は半絶縁膜B上で行
方向に延びて行電極を形成している。
示した。第1図(ハ)はその平面図、第1図(b)及び
(c) Bそれツレ第1図Gz)のA−At線及ヒB−
Bi線に沿った断面図である。ガラス、石英等のB絶縁
基板1上に工’ro等の透明導電膜から成る画素電極2
が設けられ、その一部の上に第2不透明導電膜5と半絶
縁膜8と第1導電膜4から成るMS工素子加が設けられ
ている。この例では、第1導電膜4は半絶縁膜B上で行
方向に延びて行電極を形成している。
本実施例の製造は、(1)B基板1上に透明導電膜、第
2不透明導電膜5を連続堆積し、■)画素電極2の形状
に第2導電膜5及び透明導電膜を選択エッチする。(8
)、半絶縁膜8をプラズマovp、光OVD、減圧OV
D等で堆積後、連続して第1不透明導電膜も堆積し、■
0行電極4の形状に第1導電膜、半絶縁膜8を選択エッ
チし、さらに露出した第2導電膜も除去することにより
行なえる簡単なものである。半乾R膜8は上記の方法で
e4H4を用いることにより水素含有の特性の優れた膜
を得ることができる。
2不透明導電膜5を連続堆積し、■)画素電極2の形状
に第2導電膜5及び透明導電膜を選択エッチする。(8
)、半絶縁膜8をプラズマovp、光OVD、減圧OV
D等で堆積後、連続して第1不透明導電膜も堆積し、■
0行電極4の形状に第1導電膜、半絶縁膜8を選択エッ
チし、さらに露出した第2導電膜も除去することにより
行なえる簡単なものである。半乾R膜8は上記の方法で
e4H4を用いることにより水素含有の特性の優れた膜
を得ることができる。
第1及び第2不透明導電膜は、Or、 M 、 、 T
a、W、等の高融点金属やそれらの硅累化物、さらにA
z、Ag、N(等の金属が用いられる。特に行電極4に
は、外部取り出しが容易な様゛にAt、A%、Nj等の
金属と高融点金属との多層膜が好ましい。
a、W、等の高融点金属やそれらの硅累化物、さらにA
z、Ag、N(等の金属が用いられる。特に行電極4に
は、外部取り出しが容易な様゛にAt、A%、Nj等の
金属と高融点金属との多層膜が好ましい。
b、実施例2゜(第8図〕
第8図には、本発明の他の実施例を示した。この例では
、行電極4がB基板1に亘接設けられ、その上に半絶縁
膜8が全面堆積されている。画素電極2は半絶縁膜8上
に形成され、MSlSl素子面素電極2の一部の下部に
挿入された第2不透明導電膜5と半絶縁膜8と行電極4
から成っている。本例では画素電極2が最−上面にある
ので配向膜が形成しやすい利点がある。また、本目的の
ためには、画素電極21M5工素子の一方の電極として
用い、第2不透明導電膜をその上面に形成してもかまわ
ない。
、行電極4がB基板1に亘接設けられ、その上に半絶縁
膜8が全面堆積されている。画素電極2は半絶縁膜8上
に形成され、MSlSl素子面素電極2の一部の下部に
挿入された第2不透明導電膜5と半絶縁膜8と行電極4
から成っている。本例では画素電極2が最−上面にある
ので配向膜が形成しやすい利点がある。また、本目的の
ためには、画素電極21M5工素子の一方の電極として
用い、第2不透明導電膜をその上面に形成してもかまわ
ない。
C9実施例8 (第4図り
第4図には、Me工素子かとしての行電極4と半絶縁膜
8の大きさを違えた構造を示した。第2不透明導電膜5
の形状は画素電極2と半絶縁膜8の重畳部分になってい
る。この例では、行電極4と第2不透明導電膜5の間に
短絡が生じにくい長所金石している。
8の大きさを違えた構造を示した。第2不透明導電膜5
の形状は画素電極2と半絶縁膜8の重畳部分になってい
る。この例では、行電極4と第2不透明導電膜5の間に
短絡が生じにくい長所金石している。
〈発明の効果〉
本発明によってMS工素子の光照射に↓る特性変化が抑
えられるので、光照射下の画質劣化が防げ、本液晶装置
の広範凪な使用が可能となる。また、半乾R膜にSiリ
ッチなshoπや5aNzを用いられ、安定な信頼性の
高い素子を得ることができ、特に水素含有の半乾R膜は
Sia、、StRH6等を用いたプラズマOVD等で低
温で堆積できるので大面積化も容易でちる。
えられるので、光照射下の画質劣化が防げ、本液晶装置
の広範凪な使用が可能となる。また、半乾R膜にSiリ
ッチなshoπや5aNzを用いられ、安定な信頼性の
高い素子を得ることができ、特に水素含有の半乾R膜は
Sia、、StRH6等を用いたプラズマOVD等で低
温で堆積できるので大面積化も容易でちる。
半絶縁膜は上記の膜に限らず光による抵抗率変化がおれ
ば、本発明全適用して有効である。
ば、本発明全適用して有効である。
第1図れ)(は本発明によるME工素子単位画素の平面
図、第1図(b)と第1図(c)はそれぞれ第1図(a
)のA−AI線とB、−131線に沿った断面図である
。第2図(α)は従来のMS工素子を用いた液晶表示装
置の平面図、第2図Cb)は第2図(a)のO−01線
に沿った断面図、第3図及び第4図はそれぞれ本発明に
よる他の実施例による単位画素断面図である。 1゜。B基板 209画素電極 86.半絶縁膜 4゜
0行電極〔第1不透明導電膜〕5.。第2不透明導電膜
2o。。Ms工素子。 以上
図、第1図(b)と第1図(c)はそれぞれ第1図(a
)のA−AI線とB、−131線に沿った断面図である
。第2図(α)は従来のMS工素子を用いた液晶表示装
置の平面図、第2図Cb)は第2図(a)のO−01線
に沿った断面図、第3図及び第4図はそれぞれ本発明に
よる他の実施例による単位画素断面図である。 1゜。B基板 209画素電極 86.半絶縁膜 4゜
0行電極〔第1不透明導電膜〕5.。第2不透明導電膜
2o。。Ms工素子。 以上
Claims (3)
- (1)、少なく共透明導電膜による列方向配線が複数個
形成されたA透明基板と、行方向配線と画素電極と前記
行方向配線と画素電極間に挿入された2端子素子とが複
数個形成されたB基板と、前記A基板しB基板の間には
さまれた液晶とから少なく共成る液晶表示装置において
、前記2端子素子が一方の電極を行電極とする第1不透
明導電膜を含む導電膜と他方の電極が前記画素電極に接
する第2不透明導電膜と、前記両電極にはさまれた少な
く共Si成分が化学量論的組成より多い酸化硅素膜また
は窒化硅素膜より成る半絶縁膜とで構成され、前記第1
及び第2不透明導電膜によつて前記半絶縁膜を遮光して
いることを特徴とする二端子素子アクティブマトリクス
液晶表示装置。 - (2)、前記半絶縁膜が水素を含んでいることを特徴と
する特許請求の範囲第1項記載の二端子素子アクテイブ
マトリクス液晶表示装置。 - (3)、前記画素電極が透明導電膜より形成されること
を特徴とする特許請求の範囲第1項または第2項記載の
二端子素子アクティブマトリクス液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60118519A JPS61275819A (ja) | 1985-05-31 | 1985-05-31 | 二端子素子アクテイブマトリクス液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60118519A JPS61275819A (ja) | 1985-05-31 | 1985-05-31 | 二端子素子アクテイブマトリクス液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61275819A true JPS61275819A (ja) | 1986-12-05 |
JPH059010B2 JPH059010B2 (ja) | 1993-02-03 |
Family
ID=14738629
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60118519A Granted JPS61275819A (ja) | 1985-05-31 | 1985-05-31 | 二端子素子アクテイブマトリクス液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61275819A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0324525A (ja) * | 1989-06-21 | 1991-02-01 | Seiko Instr Inc | 電気光学装置の製造方法 |
-
1985
- 1985-05-31 JP JP60118519A patent/JPS61275819A/ja active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0324525A (ja) * | 1989-06-21 | 1991-02-01 | Seiko Instr Inc | 電気光学装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH059010B2 (ja) | 1993-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7550768B2 (en) | Thin film transistor array panel and method for manufacturing the same | |
JPH04163528A (ja) | アクティブマトリクス表示装置 | |
JP2001196371A (ja) | 銅配線基板及びその製造方法並びに液晶表示装置 | |
US4820024A (en) | Active matrix display | |
WO2003005115A1 (en) | An etchant for a wire, a method for manufacturing the wire and a method for manufacturing a thin film transistor array panel including the method | |
JPS62500745A (ja) | 能動マトリクスデイスプレイスクリ−ンの製造方法 | |
JPH08236775A (ja) | 薄膜トランジスタおよびその製造方法 | |
JPS6129820A (ja) | アクテイプマトリクス表示装置用基板 | |
US7371622B2 (en) | Etchant for signal wire and method of manufacturing thin film transistor array panel using etchant | |
JPH10209463A (ja) | 表示装置の配線形成方法、表示装置の製造方法、および表示装置 | |
JP2866516B2 (ja) | アクティブマトリックス基板およびその製造方法 | |
JPH05113580A (ja) | アクテイブマトリツクス基板の製造方法 | |
JPS61275819A (ja) | 二端子素子アクテイブマトリクス液晶表示装置 | |
KR100471773B1 (ko) | 몰리브덴또는몰리브덴합금을이용한배선의제조방법및이를이용한박막트랜지스터의제조방법 | |
JP2733947B2 (ja) | 薄膜パターンの製造方法 | |
JP2755707B2 (ja) | 光起電力装置の製造方法 | |
EP0649048A1 (en) | Display device | |
KR100508036B1 (ko) | 몰리브덴또는몰리브덴합금을이용한반도체장치의제조방법 | |
JPH06294973A (ja) | 液晶表示装置用アレイ基板 | |
JP3055384B2 (ja) | 配線を有する電子デバイス | |
US6005260A (en) | Non-linear switching element of an electro-optical display device with metallic protective layer | |
JPS61188968A (ja) | 薄膜トランジスタ | |
JPH04366923A (ja) | 薄膜トランジスタアレイの製造方法 | |
KR19980026759A (ko) | 액정표시장치의 및 그 제조방법 | |
JPH0327024A (ja) | 薄膜ダイオード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |