JPH059010B2 - - Google Patents
Info
- Publication number
- JPH059010B2 JPH059010B2 JP60118519A JP11851985A JPH059010B2 JP H059010 B2 JPH059010 B2 JP H059010B2 JP 60118519 A JP60118519 A JP 60118519A JP 11851985 A JP11851985 A JP 11851985A JP H059010 B2 JPH059010 B2 JP H059010B2
- Authority
- JP
- Japan
- Prior art keywords
- semi
- conductive film
- insulating film
- liquid crystal
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 13
- 239000004973 liquid crystal related substance Substances 0.000 claims description 12
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 239000011159 matrix material Substances 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 150000002739 metals Chemical class 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
Description
【発明の詳細な説明】
＜産業上の利用分野＞
本発明は、金属−半絶縁膜−金属（導電膜）よ
り成る２端子素子いわゆるMSI素子を非線形アク
テイブ素子として用いた液晶表示装置に関する。
り成る２端子素子いわゆるMSI素子を非線形アク
テイブ素子として用いた液晶表示装置に関する。
＜発明の概要＞
本発明はMSI素子の光照射下の特性変化を改善
することを目的とし、半絶縁膜に対する遮光を行
電極（第１不透明導電膜）と画素電極に接する第
２不透明導電膜とで行ない、かつMSI素子の両電
極として用いるものである。
することを目的とし、半絶縁膜に対する遮光を行
電極（第１不透明導電膜）と画素電極に接する第
２不透明導電膜とで行ない、かつMSI素子の両電
極として用いるものである。
＜従来の技術＞
液晶表示装置の大面積化、高精細化が図られる
中で、アクテイブマトリクス方式は注目されてい
る。中でも、アクテイブ素子に２端子素子を用い
ることは、製造が容易でかつ高精細化に適してい
る、２端子素子には、PNダイオード、金属−絶
縁膜−金属（MIM）などがあるが、金属−半絶
縁膜−金属等導電膜構造から成るMSI素子は信頼
性等の点で有利である。MSI素子を用いた液晶表
示装置の例を第２図に示した。第２図ａはその平
面図、第２図ｂは第２図ａのＣ−C′線に沿つた断
面図である。液晶１３の両即にＡ透明基板１０と
Ｂ基板１が設けられ、Ａ基板１０には列方向に延
在する列電極１１が透明導電膜で設けられ、Ｂ基
板１にはMSI素子２０と画素電極２が設けられ液
晶１３と界面に配向膜１２，１４が存在してい
る。MSI素子２０は、列方向にのびる行電極４と
半絶縁膜３と画素電極２より成る、半絶縁膜３は
SiOx、SiNx等でSi成分が化学量論的組成より多
く含まれ、105〜1013Ω−cmの抵抗率を有し、電
界増加と共に抵抗が減少する。しかしながら、こ
れらの膜は数100luxの光照射により抵抗が１〜３
桁小さくなる性質を有する。そのため、Ｂ基板１
や画素電極２、行電極４が透明な場合、光照射に
より２端子素子の特性が変化して表示品質が劣化
してしまう問題があつた。
中で、アクテイブマトリクス方式は注目されてい
る。中でも、アクテイブ素子に２端子素子を用い
ることは、製造が容易でかつ高精細化に適してい
る、２端子素子には、PNダイオード、金属−絶
縁膜−金属（MIM）などがあるが、金属−半絶
縁膜−金属等導電膜構造から成るMSI素子は信頼
性等の点で有利である。MSI素子を用いた液晶表
示装置の例を第２図に示した。第２図ａはその平
面図、第２図ｂは第２図ａのＣ−C′線に沿つた断
面図である。液晶１３の両即にＡ透明基板１０と
Ｂ基板１が設けられ、Ａ基板１０には列方向に延
在する列電極１１が透明導電膜で設けられ、Ｂ基
板１にはMSI素子２０と画素電極２が設けられ液
晶１３と界面に配向膜１２，１４が存在してい
る。MSI素子２０は、列方向にのびる行電極４と
半絶縁膜３と画素電極２より成る、半絶縁膜３は
SiOx、SiNx等でSi成分が化学量論的組成より多
く含まれ、105〜1013Ω−cmの抵抗率を有し、電
界増加と共に抵抗が減少する。しかしながら、こ
れらの膜は数100luxの光照射により抵抗が１〜３
桁小さくなる性質を有する。そのため、Ｂ基板１
や画素電極２、行電極４が透明な場合、光照射に
より２端子素子の特性が変化して表示品質が劣化
してしまう問題があつた。
＜発明が解決しようとする問題点＞
本発明は叙上の光照射による２端子素子の特性
変化の問題を解決すべくなされたものである。
変化の問題を解決すべくなされたものである。
＜問題点を解決するための手段＞
本発明では、半絶縁膜に光が直接照射されない
様に両側に第１及び第２の不透明導電膜を設け、
しかも第１不透明導電膜を行電極とし、第２不透
明導電膜を画素電極に接する如くしたものであ
る。
様に両側に第１及び第２の不透明導電膜を設け、
しかも第１不透明導電膜を行電極とし、第２不透
明導電膜を画素電極に接する如くしたものであ
る。
＜作用＞
MSI素子は、第１不透明導電膜−半絶縁膜−第
２不透明導電膜で形成されるので、半絶縁膜の上
部と下部が遮光される。半絶縁膜の側面からの光
入射は少ないので、光照射によるMSI素子の特性
変化は少ない。
２不透明導電膜で形成されるので、半絶縁膜の上
部と下部が遮光される。半絶縁膜の側面からの光
入射は少ないので、光照射によるMSI素子の特性
変化は少ない。
＜実施例＞
ａ 実施例 １（第１図）
第１図には本発明によるＢ基板１側の単位画素
構造例を示した。第１図ａはその平面図、第１図
ｂ及びｃはそれぞれ第１図ａのＡ−A′線及びＢ
−B′線に沿つた断面図である。ガラス、石英等
のＢ絶縁基板１上にITo等の透明導電膜から成る
画素電極２が設けられ、その一部の上に第２不透
明導電膜５と半絶縁膜３と第１導電膜４から成る
MSI素子２０が設けられている。この例では、第
１導電膜４は半絶縁膜３上で行方向に延びて行電
極を形成している。
構造例を示した。第１図ａはその平面図、第１図
ｂ及びｃはそれぞれ第１図ａのＡ−A′線及びＢ
−B′線に沿つた断面図である。ガラス、石英等
のＢ絶縁基板１上にITo等の透明導電膜から成る
画素電極２が設けられ、その一部の上に第２不透
明導電膜５と半絶縁膜３と第１導電膜４から成る
MSI素子２０が設けられている。この例では、第
１導電膜４は半絶縁膜３上で行方向に延びて行電
極を形成している。
本実施例の製造は、(1)Ｂ基板１上に透明導電
膜、第２不透明導電膜５を連続堆積し、(2)画素電
極２の形状に第２導電膜５及び透明導電膜を選択
エツチする。(3)半絶縁膜３をプラズマCVD、光
CVD、減圧CVD等で堆積後、連続して第１不透
明導電膜も堆積し、(4)行電極４の形状に第１導電
膜、半絶縁膜３を選択エツチし、さらに露出した
第２導電膜も除去することにより行なえる簡単な
ものである。半絶縁膜３は上記の方法でSiH4を
用いることにより水素含有の特性の優れた膜を得
ることができる。
膜、第２不透明導電膜５を連続堆積し、(2)画素電
極２の形状に第２導電膜５及び透明導電膜を選択
エツチする。(3)半絶縁膜３をプラズマCVD、光
CVD、減圧CVD等で堆積後、連続して第１不透
明導電膜も堆積し、(4)行電極４の形状に第１導電
膜、半絶縁膜３を選択エツチし、さらに露出した
第２導電膜も除去することにより行なえる簡単な
ものである。半絶縁膜３は上記の方法でSiH4を
用いることにより水素含有の特性の優れた膜を得
ることができる。
第１及び第２不透明導電膜は、Cr、Mo、Ta、
Ｗ、等の高融点金属やそれらの硅素化物、さらに
Al、Au、Ni等の金属が用いられる。特に行電極
４には、外部取り出しが容易な様にAl、Au、Ni
等の金属と高融点金属との多層膜が好ましい。
Ｗ、等の高融点金属やそれらの硅素化物、さらに
Al、Au、Ni等の金属が用いられる。特に行電極
４には、外部取り出しが容易な様にAl、Au、Ni
等の金属と高融点金属との多層膜が好ましい。
ｂ 実施例 ２（第３図）
第３図には、本発明の他の実施例を示した。こ
の例では、行電極４がＢの基板１に直接設けら
れ、その上に半絶縁膜３が全面堆積されている。
画素電極２は半絶縁膜３上に形成され、MSI素子
２０は画素電極２の一部の下部に挿入された第２
不透明導電膜５と半絶縁膜３と行電極４から成つ
ている。本例では画素電極２が最上面にあるので
配向膜が形成しやすい利点がある。また、本目的
のためには、画素電極２をMSI素子の一方の電極
として用い、第２不透明導電膜をその上面に形成
してもかまわない。
の例では、行電極４がＢの基板１に直接設けら
れ、その上に半絶縁膜３が全面堆積されている。
画素電極２は半絶縁膜３上に形成され、MSI素子
２０は画素電極２の一部の下部に挿入された第２
不透明導電膜５と半絶縁膜３と行電極４から成つ
ている。本例では画素電極２が最上面にあるので
配向膜が形成しやすい利点がある。また、本目的
のためには、画素電極２をMSI素子の一方の電極
として用い、第２不透明導電膜をその上面に形成
してもかまわない。
Ｃ 実施例 ３（第４図）
第４図には、MSI素子２０としての行電極４と
半絶縁膜３の大きさを違えた構造を示した。第２
不透明導電膜５の形状は画素電極２と半絶縁膜３
の重畳部分になつている。この例では、行電極４
と第２不透明導電膜５の間に短絡が生じにくい長
所を有している。
半絶縁膜３の大きさを違えた構造を示した。第２
不透明導電膜５の形状は画素電極２と半絶縁膜３
の重畳部分になつている。この例では、行電極４
と第２不透明導電膜５の間に短絡が生じにくい長
所を有している。
＜発明の効果＞
本発明によつてMSI素子の光照射による特性変
化が抑えられるので、光照射下の画質劣化が防
げ、本液晶装置の広範囲な使用が可能となる。ま
た、半絶縁膜にSiリツチなSiOxやSiNxを用いら
れ、安定な信頼性の高い素子を得ることができ、
特に水素含有の半絶縁膜はSiH4、Si2H6等を用い
たプラズマCVD等で低温で堆積できるので大面
積化も容易である。
化が抑えられるので、光照射下の画質劣化が防
げ、本液晶装置の広範囲な使用が可能となる。ま
た、半絶縁膜にSiリツチなSiOxやSiNxを用いら
れ、安定な信頼性の高い素子を得ることができ、
特に水素含有の半絶縁膜はSiH4、Si2H6等を用い
たプラズマCVD等で低温で堆積できるので大面
積化も容易である。
半絶縁膜は上記の膜に限らず光による抵抗率変
化があれば、本発明を適用して有効である。
化があれば、本発明を適用して有効である。
第１図ａは本発明によるMSI素子単位画素の平
面図、第１図ｂと第１図ｃはそれぞれ第１図ａの
Ａ−A′線とＢ−B′線に沿つた断面図である。第
２図ａは従来のMSI素子を用いた液晶表示装置の
平面図、第２図ｂは第２図ａのＣ−C′線に沿つた
断面図、第３図及び第４図はそれぞれ本発明によ
る他の実施例による単位画素断面図である。 １……Ｂ基板、２……画素電極、３……半絶縁
膜、４……行電極（第１不透明導電膜）、５……
第２不透明導電膜、２０……MSI素子。
面図、第１図ｂと第１図ｃはそれぞれ第１図ａの
Ａ−A′線とＢ−B′線に沿つた断面図である。第
２図ａは従来のMSI素子を用いた液晶表示装置の
平面図、第２図ｂは第２図ａのＣ−C′線に沿つた
断面図、第３図及び第４図はそれぞれ本発明によ
る他の実施例による単位画素断面図である。 １……Ｂ基板、２……画素電極、３……半絶縁
膜、４……行電極（第１不透明導電膜）、５……
第２不透明導電膜、２０……MSI素子。
Claims (1)
- 【特許請求の範囲】 １ 少なく共透明導電膜による列方向配線が複数
個形成されたＡ透明基板と、行方向配線と画素電
極と前記行方向配線と画素電極間に挿入された２
端子素子とが複数個形成されたＢ基板と、前記Ａ
基板しＢ基板の間にはさまれた液晶とから少なく
共成る液晶表示装置において、前記２端子素子が
一方の電極を行電極とする第１不透明導電膜を含
む導電膜と他方の電極が前記画素電極に接する第
２不透明導電膜と、前記両電極にはさまれた少な
く共Si成分が化学量論的組成より多い酸化硅素膜
または窒化硅素膜より成る半絶縁膜とで構成さ
れ、前記第１及び第２不透明導電膜によつて前記
半絶縁膜を遮光していることを特徴とする二端子
素子アクテイブマトリクス液晶表示装置。 ２ 前記半絶縁膜が水素を含んでいることを特徴
とする特許請求の範囲第１項記載の二端子素子ア
クテイブマトリクス液晶表示装置。 ３ 前記画素電極が透明導電膜より形成されるこ
とを特徴とする特許請求の範囲第１項または第２
項記載の二端子素子アクテイブマトリクス液晶表
示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60118519A JPS61275819A (ja) | 1985-05-31 | 1985-05-31 | 二端子素子アクテイブマトリクス液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60118519A JPS61275819A (ja) | 1985-05-31 | 1985-05-31 | 二端子素子アクテイブマトリクス液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61275819A JPS61275819A (ja) | 1986-12-05 |
| JPH059010B2 true JPH059010B2 (ja) | 1993-02-03 |
Family
ID=14738629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60118519A Granted JPS61275819A (ja) | 1985-05-31 | 1985-05-31 | 二端子素子アクテイブマトリクス液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61275819A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2704212B2 (ja) * | 1989-06-21 | 1998-01-26 | セイコーインスツルメンツ株式会社 | 電気光学装置の製造方法 |
-
1985
- 1985-05-31 JP JP60118519A patent/JPS61275819A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61275819A (ja) | 1986-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0169385B1 (ko) | 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법 | |
| JP2963529B2 (ja) | アクティブマトリクス表示装置 | |
| US7355206B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| US8089072B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| US7396695B2 (en) | Wire structure, a thin film transistor substrate of using the wire structure and a method of manufacturing the same | |
| US6448579B1 (en) | Thin film transistor array substrate for liquid crystal display and a method for fabricating the same | |
| US7732266B2 (en) | Thin film array panel and manufacturing method thereof | |
| TW200402888A (en) | Thin film transistor array panel and manufacturing method thereof | |
| JP3955156B2 (ja) | 電子機器用構成基板と電子機器 | |
| US20080224093A1 (en) | Etchant for signal wire and method of manufacturing thin film transistor array panel using etchant | |
| KR100690001B1 (ko) | 액정표시소자 및 그 제조방법 | |
| JP2869893B2 (ja) | 半導体パネル | |
| KR101184640B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| JPH10209463A (ja) | 表示装置の配線形成方法、表示装置の製造方法、および表示装置 | |
| JPH059010B2 (ja) | ||
| JPH11326941A (ja) | アクティブマトリクス表示装置 | |
| KR19990030877A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 제조 방법 | |
| KR100502813B1 (ko) | 박막트랜지스터의제조방법,박막트랜지스터기판및그제조방법 | |
| KR100490043B1 (ko) | 평면구동방식의액정표시장치및그제조방법 | |
| KR101002937B1 (ko) | 박막트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100984354B1 (ko) | 박막 트랜지스터 기판, 이를 포함하는 액정 표시 장치 및그 제조 방법 | |
| KR100709707B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| JPS61134786A (ja) | 表示装置 | |
| KR20010046328A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| JPH04366923A (ja) | 薄膜トランジスタアレイの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |