JPS61274329A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法

Info

Publication number
JPS61274329A
JPS61274329A JP11582885A JP11582885A JPS61274329A JP S61274329 A JPS61274329 A JP S61274329A JP 11582885 A JP11582885 A JP 11582885A JP 11582885 A JP11582885 A JP 11582885A JP S61274329 A JPS61274329 A JP S61274329A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
electrical contact
semiconductor
electrode
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11582885A
Other languages
English (en)
Inventor
Masayuki Ito
雅之 伊藤
Hitoshi Kawanabe
川邦辺 均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP11582885A priority Critical patent/JPS61274329A/ja
Publication of JPS61274329A publication Critical patent/JPS61274329A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体素子の製造方法、更に詳しくはメサエッ
チングの施された半導体基体にガラスパッシベーション
膜を形成する方法に関するものである。
〔従来技術〕
各種半導体素子の製造において、例えばその素子の高耐
圧化を図るためにメサ構造を利用することが行われてい
る。このメサ構造は、第2図に示すようにダイオード、
トランジスタ等の各種半導体素子に要求されるPNN接
合台よび表面酸化膜2等を半導体ウェハ3に形成した後
、第3図に示すようにPN接合1の接合部に達するメ゛
す溝4をエツチングにより各半導体素子の境界に形成し
て得られるものである。
上記メサ溝4の形成により露出したPN接合1の特性は
外気の影響を受は易いので、このPN接合1の露出部を
ガラス膜で被覆する方法が従来より広く採用されている
ガラス膜による被覆は、粉末ガラスを半導体基体に付着
させた後、加熱融着することにより行われるが、粉末ガ
ラスを半導体基体に付着させる1つの方法として電気泳
動法が周知である。この方法は、適当な溶媒中にガラス
粉末を溶かしてこれを帯電させ、この溶液中に電界をか
けた半導体基体とこれに対向する電極とを置き、帯電し
たガラス粉末を電界によって泳動させ半導体基体に付着
させるものである。
ところで上記電気泳動法を行う場合、半導体基体が一方
の電極として十分に働くためには、外部電源と半導体基
体との間の電気的コンタクトが良好であることが必要で
ある。
しかしながら、この半導体基体への電気的コンタクトを
図るのに、従来は第4図に示すようにメサエッチング時
にメサ溝4と同時に形成する電極コンタクト穴5の穴径
を十分考慮せず、コンタクトピン6の差込みを許容する
ことのみに注意が払われていたので、電極コンタクト穴
5の穴径がコンタクトピン6の径に比べて十分大きい場
合には、同図に示すようにコンタクトピン6が不純物濃
度の低いN層に接することになり、この場合には良好な
電気的コンタクトが得られなくなってガラス粉末が半導
体基体に正常に付着しないという事態が生じ、製品の歩
留りが悪くなるという問題を有していた。
〔発明の目的〕
本発明は、従来例における前記問題点を考慮してなされ
たものであって、電気泳動法による半導体基体へのガラ
ス粉末の付着を良好に行うことが出来、半導体素子の製
品歩留りを向上させることの出来る半導体素子の製造方
法の提供を目的とするものである。
〔発明の構成〕
本発明の半導体素子の製造方法は、メサエッチングを施
した半導体基体にガラスパッシベーション膜を電気泳動
法により形成するさい、一方の電極となる半導体基体と
外部電源との間の電気的コンタクトを、半導体基体の不
純物濃度の高い層で行うことにより、再現性の良い電気
的コンタクトを得て、ガラス粉末の半導体基体への付着
が安定するようにして、製造される半導体素子の歩留り
を向上させるようにしたことを特徴とするものである。
〔実施例〕
本発明の一実施例を、第1図に基づき以下に説明する。
第1図はメサエッチングにより生じた半導体基体のPN
接合1の露出部をガラス膜で被覆する前段工程として、
電気泳動法によりガラス粉末を半導体基体に付着させる
工程を示すものであって、上記半導体基体は、半導体ウ
ェハ3にダイオードとなるPN接合1を形成すると共に
その表面に酸化膜2を形成し、更にこれらの形成後に他
の素子部との境界をなす図示しないメサ溝と同時に電極
コンタクト穴5をエツチングにより形成して成る。
電気泳動法は、前記したように適当な溶媒中に溶かした
ガラス粉末を帯電させて得た溶液中に、上記半導体基体
とこれに対向する電極とを置き、これらの間に電界をか
けることにより電界でガラス粉末を泳動させて半導体基
体に付着させるものであり、このさいの外部電源と半導
体基体の間の電気的コンタクトは、外部電源に接続され
たコンタクトピン6を前記電極コンタクト穴5に差し込
んで、これを半導体基体のPN接合1層に接触させるこ
とにより行われる。
ここでは上記電気的コンタクトを、拡散により形成され
た比較的不純物濃度の高い2層にコンタクトピン6の下
端が接触するように、即ち電極コンタクト穴5の穴径を
コンタクトピン6の径を考慮して幾分小さく形成するこ
とにより行っている。
このため電気泳動法において電気的コンタクトの再現性
が良くなり、帯電したガラス粉末の半゛導体基体への付
着が安定するものである。
付着したガラス粉末は加熱により融着し、これによりメ
サエッチングで露出したPN接合1の部分がガラスパッ
シベーション膜により被覆される。
上記実施例では、PN接合1を有するダイオードの場合
について説明したが、他の半導体素子の場合にも適用し
得ることは勿論である。
〔発明の効果〕
本発明の半導体素子の製造方法は、メサエッチングを施
した半導体基体にガラスパッシベーション膜を電気泳動
法により形成するさい、一方の電極となる半導体基体と
外部電源とめ間の電気的コンタクトを、半導体基体の不
純物濃度の高い層で行うようにしたから、再現性の良い
電気的コンタクトを得ることが出来、これにより半導体
基体への安定したガラス粉末の付着が図られ、半導体素
子の製品歩留りが大幅に向上するという効果を奏し得る
【図面の簡単な説明】
第1図は本発明の一実施例を示す断面図、第2図ないし
第4図は従来例を示すもので、第2図はメサエッチング
前のPN接合ダイオードの断面図、第3図はメサエッチ
ング後のPN接合ダイオードの断面図、第4図は電気的
コンタクトの状態を示す断面図である。 1はPN接合、2は酸化膜、3は半導体ウェハ、5は電
極コンタクト穴、6はコンタクトピンである。 特許出願人    シャープ株式会社 第1図 第2図

Claims (1)

    【特許請求の範囲】
  1. 1、メサエッチングを施した半導体基体にガラスパッシ
    ベーション膜を電気泳動法により形成するさい、一方の
    電極となる半導体基体と外部電源との間の電気的コンタ
    クトを、半導体基体の不純物濃度の高い層で行うことを
    特徴とする半導体素子の製造方法。
JP11582885A 1985-05-29 1985-05-29 半導体素子の製造方法 Pending JPS61274329A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11582885A JPS61274329A (ja) 1985-05-29 1985-05-29 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11582885A JPS61274329A (ja) 1985-05-29 1985-05-29 半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JPS61274329A true JPS61274329A (ja) 1986-12-04

Family

ID=14672125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11582885A Pending JPS61274329A (ja) 1985-05-29 1985-05-29 半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JPS61274329A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1298029C (zh) * 2003-03-26 2007-01-31 中国电子科技集团公司第五十五研究所 射频台式硅二极管电泳沉积玻璃钝化共形膜制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1298029C (zh) * 2003-03-26 2007-01-31 中国电子科技集团公司第五十五研究所 射频台式硅二极管电泳沉积玻璃钝化共形膜制备方法

Similar Documents

Publication Publication Date Title
JPS6235580A (ja) モノリシツク温度補償形電圧基準ダイオ−ド
JPS61274329A (ja) 半導体素子の製造方法
KR20050059411A (ko) 유전체 분리형 반도체 장치 및 그 제조 방법
US4042947A (en) High voltage transistor with high gain
JPS5834943A (ja) 半導体装置の製造方法
JPS6412105B2 (ja)
JP3156681B2 (ja) 半導体歪みセンサ
JPH0518470B2 (ja)
JPH01112779A (ja) 定電圧ダイオード及びその製造方法
JPS6338266A (ja) 定電圧ダイオ−ド
JPS59198768A (ja) ツエナ−ダイオ−ド
JPS6159678B2 (ja)
JPS635903B2 (ja)
JPS60218878A (ja) 半導体集積回路
JP2897581B2 (ja) 半導体歪みセンサの製造方法
JPS61241931A (ja) 半導体装置の製造方法
JPS62156820A (ja) 半導体素子の製造方法
JPS6142144A (ja) 半導体装置の製造方法
JPH0243337B2 (ja)
JPH0756895B2 (ja) メサ型半導体基体
JPS6356956A (ja) 半導体装置の製造方法
JPS6155941A (ja) 半導体装置
JPH07193259A (ja) pn接合素子
JPS6167277A (ja) 半導体装置
JPH03108773A (ja) 半導体装置