JPS6167277A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6167277A JPS6167277A JP18811484A JP18811484A JPS6167277A JP S6167277 A JPS6167277 A JP S6167277A JP 18811484 A JP18811484 A JP 18811484A JP 18811484 A JP18811484 A JP 18811484A JP S6167277 A JPS6167277 A JP S6167277A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type silicon
- substrate
- electrode
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 35
- 229910052710 silicon Inorganic materials 0.000 abstract description 35
- 239000010703 silicon Substances 0.000 abstract description 35
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 14
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 7
- 239000000377 silicon dioxide Substances 0.000 abstract description 7
- 239000012535 impurity Substances 0.000 abstract description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052782 aluminium Inorganic materials 0.000 abstract description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 3
- 239000010931 gold Substances 0.000 abstract description 3
- 229910052737 gold Inorganic materials 0.000 abstract description 3
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 3
- 239000011574 phosphorus Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 abstract 8
- 239000002344 surface layer Substances 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 14
- 238000000034 method Methods 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical class [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は電子回路において一定電圧を得るときに用いら
れる定電圧ダイオードに関するものである。
れる定電圧ダイオードに関するものである。
(従来例の構成とその問題点)
従来よし電子回路において電源電圧の安定化、回路素子
の保護、基準電圧の発生などに定電圧ダイオードが広く
利用されている。従来の定電圧ダ −イオードは半導体
pn接合の逆方向降伏現象を利用したもので、逆方向電
圧はp型層またはn形層の不純物濃度や、厚さ、あるい
は素子形状にょ;てきまるものであり、これを変化させ
ることは不可能であった。
の保護、基準電圧の発生などに定電圧ダイオードが広く
利用されている。従来の定電圧ダ −イオードは半導体
pn接合の逆方向降伏現象を利用したもので、逆方向電
圧はp型層またはn形層の不純物濃度や、厚さ、あるい
は素子形状にょ;てきまるものであり、これを変化させ
ることは不可能であった。
(発明の目的)
本発明の目的は、従来例の欠点を除去し、定電圧ダイオ
ードにダート電極を設け、ダート電極に印加するバイア
ス値によって二種類の逆方向電圧を発生できる機能を有
する半導体装置を提供することである。
ードにダート電極を設け、ダート電極に印加するバイア
ス値によって二種類の逆方向電圧を発生できる機能を有
する半導体装置を提供することである。
(発明の構成)
本発明の半導体装置は導電型の半導体基板上にこの半導
体基板と導電型の異なる第1の半導体層と、前記半導体
基板と同一導電型の第2の半導体層が順次形成され、こ
の第2の半導体層表面から第1の半導体層に至る溝が形
成され、この溝の表面に絶縁膜と導電膜が付着し、溝以
外の第1および第2の半導体層に導電膜が付着している
ものである。
体基板と導電型の異なる第1の半導体層と、前記半導体
基板と同一導電型の第2の半導体層が順次形成され、こ
の第2の半導体層表面から第1の半導体層に至る溝が形
成され、この溝の表面に絶縁膜と導電膜が付着し、溝以
外の第1および第2の半導体層に導電膜が付着している
ものである。
(実施例の説明)
本発明の一実施例を第1図および第2図に基づいて説明
する。第1図は実施例の半導体装置の構造断面図である
。同図において1はカソードとな7−低悟棺のi仰1・
−・リコン基板、2はシリコン基板1の上に成長させた
p型シリコンエピタキシャル層、3はp型シリコンエピ
タキシャル層2にリンを拡散させて形成した高濃度n型
シリコン層、4はケ゛−ト電極となるアルミニウム電極
、5はダート電極を半導体層と絶縁する二酸化シリコン
膜、6はn型7932層3に接して設けられたカソード
となるアルミニウム電極、7はn型シリコン基板lに接
して設けられたカソード電極となる金電極である。
する。第1図は実施例の半導体装置の構造断面図である
。同図において1はカソードとな7−低悟棺のi仰1・
−・リコン基板、2はシリコン基板1の上に成長させた
p型シリコンエピタキシャル層、3はp型シリコンエピ
タキシャル層2にリンを拡散させて形成した高濃度n型
シリコン層、4はケ゛−ト電極となるアルミニウム電極
、5はダート電極を半導体層と絶縁する二酸化シリコン
膜、6はn型7932層3に接して設けられたカソード
となるアルミニウム電極、7はn型シリコン基板lに接
して設けられたカソード電極となる金電極である。
つぎに本実施例の半導体装置の製造方法を説明する。比
抵抗0,010個のn型シリコン基板lに比抵抗10α
、厚さ5μmのp型シリコン層をエピタキシャル成長さ
せ、さらにリンを不純物とじてp型シリコンエピタキシ
ャル層2に拡散させ厚さ約0.5μmの高濃度口型シリ
コン層3を形成する。
抵抗0,010個のn型シリコン基板lに比抵抗10α
、厚さ5μmのp型シリコン層をエピタキシャル成長さ
せ、さらにリンを不純物とじてp型シリコンエピタキシ
ャル層2に拡散させ厚さ約0.5μmの高濃度口型シリ
コン層3を形成する。
その後nfiシリコン層3の表面に形成した二酸化シリ
コン膜5に窓おけを行ない、飽和アンモニア水中でシリ
コンを異方性エツチングし、U字型の溝を形成する。溝
の深さは3μmで、溝の底部はp型シリコンエピタキシ
ャル層2のほぼ中央に位置する。つぎにシリコン基板1
を熱酸化して二酸化シリコン膜5を形成してアノード部
の酸化膜に窓あけを行なったのちアルミニウムを付着さ
せダート電極4とアノード電極6を形成する。最後にn
型シリコン基板1の裏面に金を蒸着しカソード電極7と
して工程を終了する。
コン膜5に窓おけを行ない、飽和アンモニア水中でシリ
コンを異方性エツチングし、U字型の溝を形成する。溝
の深さは3μmで、溝の底部はp型シリコンエピタキシ
ャル層2のほぼ中央に位置する。つぎにシリコン基板1
を熱酸化して二酸化シリコン膜5を形成してアノード部
の酸化膜に窓あけを行なったのちアルミニウムを付着さ
せダート電極4とアノード電極6を形成する。最後にn
型シリコン基板1の裏面に金を蒸着しカソード電極7と
して工程を終了する。
ダート電極4に溝部のp型シリコン表面に反転層が形成
され始めるしきい電圧以下の電圧を印加したときを考え
るとカソード電極7の電位の上昇に伴ってn型シリコン
基板1とp型〕シ・リーコンエピタキシャル層2の境界
よシ拡がる空乏層は溝部を覆いつ<Ln型シリコン層3
に到達した後降伏を生じる。p型シリコンエピタキシャ
ル層2の不純物濃度をNA1n型シリコン基板1とn型
シリコ/僧3の距離をdとすると降伏電圧は近似的にで
表わされる。但しECは降伏を生じる電界強度、ε8は
半導体の誘電率、qは電子電荷である。したがってダー
ト電圧がしきい電圧以下のときは溝に関係なくp型シリ
コン層の不純物密度と厚さによって降伏電圧が決定され
る。
され始めるしきい電圧以下の電圧を印加したときを考え
るとカソード電極7の電位の上昇に伴ってn型シリコン
基板1とp型〕シ・リーコンエピタキシャル層2の境界
よシ拡がる空乏層は溝部を覆いつ<Ln型シリコン層3
に到達した後降伏を生じる。p型シリコンエピタキシャ
ル層2の不純物濃度をNA1n型シリコン基板1とn型
シリコ/僧3の距離をdとすると降伏電圧は近似的にで
表わされる。但しECは降伏を生じる電界強度、ε8は
半導体の誘電率、qは電子電荷である。したがってダー
ト電圧がしきい電圧以下のときは溝に関係なくp型シリ
コン層の不純物密度と厚さによって降伏電圧が決定され
る。
つぎにダート電極にしきい電圧以上の電圧を印加すると
、溝部の二酸化シリコン膜5に接するp型シリコン表面
には電子が誘起され、いわゆる反転層が形成される。カ
ソード電極7の電位を上昇させるとn型シリコン基板1
とp型シリコン層2の境界よシ拡がる空乏層は溝底部の
反転層にまで到達し降伏を生じる。降伏電流は反転層を
通ってn型7932層3からアノード電極6へと流れる
。
、溝部の二酸化シリコン膜5に接するp型シリコン表面
には電子が誘起され、いわゆる反転層が形成される。カ
ソード電極7の電位を上昇させるとn型シリコン基板1
とp型シリコン層2の境界よシ拡がる空乏層は溝底部の
反転層にまで到達し降伏を生じる。降伏電流は反転層を
通ってn型7932層3からアノード電極6へと流れる
。
このときの降伏電圧は(1)式において距離dをn型シ
リコン基板1と溝底部との距離に置き換えたものとなシ
、反転層の形成されないときの降伏電圧よシ小さくなる
。
リコン基板1と溝底部との距離に置き換えたものとなシ
、反転層の形成されないときの降伏電圧よシ小さくなる
。
本実施例のカンード、アノード間電流電圧特性 −が第
2図に示されている。ダートしきい電圧は3Vで、r−
ト・アノード間電圧が3v以下のとき60Vの降伏電圧
が得られた。ダート・アノード間電圧を3V以上とする
と約35Vから電流が流れ始め、デート・アノード間電
圧が8V以上であれば急峻に立ち上がる降伏特性が得ら
れた。
2図に示されている。ダートしきい電圧は3Vで、r−
ト・アノード間電圧が3v以下のとき60Vの降伏電圧
が得られた。ダート・アノード間電圧を3V以上とする
と約35Vから電流が流れ始め、デート・アノード間電
圧が8V以上であれば急峻に立ち上がる降伏特性が得ら
れた。
以上のように本実施例によれば中間半導体層にいたる溝
を形成して、この溝部に絶縁膜を介してデート電極を設
けることによりこのデート電極の電位を変えることによ
り降伏電圧を二種類に変化させることができる。
を形成して、この溝部に絶縁膜を介してデート電極を設
けることによりこのデート電極の電位を変えることによ
り降伏電圧を二種類に変化させることができる。
二種類の降伏電圧の値は中間半導体層の不純物濃度と中
間半導体層の厚さおよび溝の深さによってそれぞれ独立
に設計することができる。また本実施例においては半導
体基板を低抵抗n型シリコン基板としたが比抵抗の高い
半導体基板を用いれば降伏電圧を高くすることも可能で
ある。
間半導体層の厚さおよび溝の深さによってそれぞれ独立
に設計することができる。また本実施例においては半導
体基板を低抵抗n型シリコン基板としたが比抵抗の高い
半導体基板を用いれば降伏電圧を高くすることも可能で
ある。
(発明の効果)
本発明によれば、−導電型の半導体基板上に交互に導電
型を変えて二層の半導体層を形成し、表面半導体層よシ
中間半導体層にいたる溝を形成して溝表面に絶縁膜と導
電膜を付着させてケ゛−ト電極を設けることにより、ゲ
ート電極に加える電圧によって降伏電圧を二種類に切シ
換えることができ、この半導体装置を電子回路に用いれ
ば、回路の簡略化、機器の低価格化などが実現され、そ
の実用的価値は犬である。
型を変えて二層の半導体層を形成し、表面半導体層よシ
中間半導体層にいたる溝を形成して溝表面に絶縁膜と導
電膜を付着させてケ゛−ト電極を設けることにより、ゲ
ート電極に加える電圧によって降伏電圧を二種類に切シ
換えることができ、この半導体装置を電子回路に用いれ
ば、回路の簡略化、機器の低価格化などが実現され、そ
の実用的価値は犬である。
第1図は本発明の一実施例における半導体装置の構造断
面図、第2図は同カソード0・アノード間電圧、電流特
性を示すチャート図である。 1・・・n型シリコン基板、2・・・p型シリコンエピ
タキシャル層、3・・・n型シリコン層、4・・・デー
ト電極、5・・・二酸化シリコン膜、6・−77−ド電
極、7・・・カンード電極。 第1図 〜1 第2図 ヌ7’/−)’電力と(V)
面図、第2図は同カソード0・アノード間電圧、電流特
性を示すチャート図である。 1・・・n型シリコン基板、2・・・p型シリコンエピ
タキシャル層、3・・・n型シリコン層、4・・・デー
ト電極、5・・・二酸化シリコン膜、6・−77−ド電
極、7・・・カンード電極。 第1図 〜1 第2図 ヌ7’/−)’電力と(V)
Claims (1)
- 一導電型の半導体基板上に、該半導体基板と導電型の
異なる第1の半導体層と、前記半導体基板と同一導電型
の第2の半導体層が順次形成され、該第2の半導体層表
面より、前記第1の半導体層に至る溝が形成され、該溝
の表面に絶縁膜と導電膜が付着し、溝以外の第1および
第2の半導体層に導電膜が付着していることを特徴とす
る半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18811484A JPS6167277A (ja) | 1984-09-10 | 1984-09-10 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18811484A JPS6167277A (ja) | 1984-09-10 | 1984-09-10 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6167277A true JPS6167277A (ja) | 1986-04-07 |
Family
ID=16217946
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18811484A Pending JPS6167277A (ja) | 1984-09-10 | 1984-09-10 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6167277A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014128953A1 (ja) * | 2013-02-25 | 2014-08-28 | 株式会社 日立製作所 | 半導体装置および半導体回路の駆動装置並びに電力変換装置 |
-
1984
- 1984-09-10 JP JP18811484A patent/JPS6167277A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014128953A1 (ja) * | 2013-02-25 | 2014-08-28 | 株式会社 日立製作所 | 半導体装置および半導体回路の駆動装置並びに電力変換装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6174773B1 (en) | Method of manufacturing vertical trench misfet | |
US5323053A (en) | Semiconductor devices using epitaxial silicides on (111) surfaces etched in (100) silicon substrates | |
US5289019A (en) | Insulated gate bipolar transistor | |
US4791462A (en) | Dense vertical j-MOS transistor | |
US5164804A (en) | Semiconductor device having high breakdown voltage and low resistance and method of fabricating the same | |
JPH0216591B2 (ja) | ||
US4936928A (en) | Semiconductor device | |
US6160306A (en) | Diode of semiconductor device and method for manufacturing the same | |
US6060745A (en) | Semiconductor device having a monotonically decreasing impurity concentration | |
US4829344A (en) | Electronic semiconductor device for protecting integrated circuits against electrostatic discharges | |
US6388276B1 (en) | Reverse conducting thyristor | |
US4227203A (en) | Semiconductor device having a polycrystalline silicon diode | |
JP2003017695A (ja) | 半導体装置 | |
US4393574A (en) | Method for fabricating integrated circuits | |
JPS6167277A (ja) | 半導体装置 | |
US3566219A (en) | Pinched resistor semiconductor structure | |
JPH0846221A (ja) | 半導体装置及びその製造方法 | |
EP0547030A2 (en) | Step-cut insulated gate static induction transistors and method of manufacturing the same | |
JP2841419B2 (ja) | 多結晶ダイオードおよびその製造方法 | |
JPS5821866A (ja) | 半導体装置 | |
US20020123185A1 (en) | Semiconductor device having a voltage-regulator device | |
JP2001036069A (ja) | ダイオード | |
JPS6327865B2 (ja) | ||
JPS60175457A (ja) | 電界効果トランジスタの製造方法 | |
JPH0213829B2 (ja) |