JPS61273615A - 電源端子逆接続による装置破壊防止回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、直流電源入力端子の逆接続を可能にする回路
に関するもので、特に相補型ＭＯＳトランジスタを使用
した集積回路装置に使用されるものである。

〔発明の技術的背景とその問題点〕

例えば電卓用集積回路装置片針用集積回路装置等におい
て、乾電池の逆挿入による装置の破壊防止を考慮した従
来の回路例を第５図に示す。

■□、■、は直流電源端子に接続すべき入力側の端子で
ある。ｖ■、ＶＬは出力側の端子で、■□で一方よ）高
電位の電圧が、ｖＬでは低電位の電圧が得られる端子で
ある。１は第１のダイオード素子で、そのアノードは端
子Ｖ、に、そのカソードは端子Ｖ■に接続されている。

２は第２のダイオード素子で、そのアノードは端子Ｖ１
、カソードは端子ｖＨに接続されている。３は第３のダ
イオード素子で、そのアノードは端子ＶＬに、カソード
は端子ｖ２に接続されている。４はダイオード素子で、
そのアノードは端子ＶＬに、カソードは端子Ｖユに接続
されている。

第５図の回路動作は、今端子■□に高電位電圧、端子Ｖ
、に低電位電圧が入力された場合、ダイオード素子１及
びダイオード素子３が順方向バイアスになり、ダイオー
ド素子２及びダイオード素子４が逆バイアス接続となシ
、端子ｖ１上の高電位電圧がダイオード素子１を通して
端子ＶＬ上に得られ、端子Ｖ、上の低電位電圧がダイオ
ード素子３を通して端子ＶＬ上に得られる。このときダ
イオード素子２及び４は遮断状態である。逆に端子■１
に低電位電圧、端子ｖ３に高電位電圧が入力された場合
は、ダイオード素子２及び４が１願方向バイアスとなり
、端子ｖ８上の高電位電圧がダイオード素子２を通して
端子７Ｍ上に得られ、端子Ｖ□上の低電位電圧がダイオ
ード素子４を通して端子ＶＬ上に得られる。とのとき、
ダイオード素子１及び３は逆バイアス接続であるため、
遮断状態となっている。

以上のように、入力側端子Ｖ、、Ｖ、と直流電源端子と
の接続の仕方をどのようにしても、出力側端子ｖＨ９ｖ
Ｌには常に一義的に高電位電圧、低電位電圧がそれぞれ
得られる。

しかしながら第５図に示す従来例の欠点として、入力側
端子に与えられ電圧が、ダイオードの順方向・々イアス
での端子間電圧降下のために、減衰してしまう点がある
。現在量も普及しているシリコン基板を使って形成され
たシリコンダイオードの場合、順方向に少なくとも０．
６ｖ程度の電圧をそのアノード、カソード間に印加しな
いと充分な導通が得られない。したがって、もし入力側
端子Ｖ、、Ｖ、にＮがルトの電圧を加えた場合、端子ｖ
Ｈ１ｖＬはそれぞれダイオード素子による０、　６　Ｖ
程度の電圧降下を生ずるので、（Ｎ　−１，２）　７１
？ルトの電圧が出力側端子ｖＨ＊ＶＬに得られる事にな
−る。これは、低電圧駆動の場合、重大な問題であ）、
たとえば、電子式卓上計算器等で一般的な乾電池２個駆
動の場合にとれを応用しようとすると、入力側端子Ｖ、
、Ｖ。

には３ｖが与えられるが、出力側端子ｖＨ＊　ｖＬでは
これが（３−１，２）＝１．８＆ルトに減衰してしまう
。これは５０％程度の電圧降下であυ、一般の回路では
動作不良をきたし、全く実用性がない。

従って従来例では、この電圧降下分を補償するために、
入力側の電圧をその分だけ引き上げておく必要があった
。たとえば電子式卓上計算器の場合、駆動乾電池の数を
３個にすると・とが必要であシ、この事は装置の製造、
組立て経費＝５− を増加せしめる要因であった。

〔発明の目的〕

本発明は上記実情に鑑みてなされたもので、従来技術で
問題であった出力側端子ＶＨ＋　ｖｔ、に得られる実質
電源電圧の降下を防止し、かつ現在の集積回路技術で充
分に大量生産出来る方法で、電源端子逆接続による装置
破壊防止回路を実現するものである。

〔発明の概要〕

本発明は、入力側の端子Ｖ□、■１と出力側の端子ｖＨ
ｍ　ＶＬ間の接続に一対のＰチャンネルＭＯＳトランジ
スタと一対のＮチャンネルＭＯＳトランジスタを使用し
て電圧降下を防止する。端子ｖ１とｖＨ間に、端子Ｖ、
とゲート電極が接続された第１のＰチャンネルＭＯＳト
ランジスタのソース、ドレイン電極を接続し、端子Ｖ、
とＶＬ間に、端子Ｖ、とｆ−）電極が接続された第２の
ＰチャンネルＭＯＳトランジスタのソース、ドレイン電
極を接続し、端子Ｖ、とＶ、間に、端子Ｖ、とゲート電
極が接続された第１のＮチャンネルＭｏ８　）ランジス
タのソース、ドレイン電極を接続し、端子Ｖ□とＶ、間
に、端子Ｖ、がｆ−）電極と接続された第２のＮチャン
ネルＭｏ８）ランジスタのソース、ドレイン電極を接続
する。

Ｍｏ８　）ランジスタのｒ−）電極によるソース。

ドレイン間の導通／遮断制御機能によって、入力側端子
■□に高電位電圧を、■、に低電位電圧を与えた場合、
第１のＰチャンネルＭＯ８）う／ジスタと、第１のＮチ
ャンネルＭｏ８　）ランジスタが導通し、第２のＰチャ
ンネルＭＯＳトランジスタと第２のＮチャンネルＭｏ８
　）ランジスタが遮断し、ＶＨは高電位電圧が、ｖＬに
は低電位電圧が得られる。逆に、ｖｌに低電位電圧を、
■ｊに高電位電圧を与えた場合は、第１のＰチャンネル
ＭＯＳトランジスタと第１のＮチャンネルＭｏ８　）ラ
ンジスタが遮断し、第２のＰチャンネルＭＯＳトランジ
スタと第２のＮチャンネルＭｏ８トランジスタが導通す
るので、やはり前の場合と同様にＶ、に高電位電圧、ｖ
Ｌに低電位電圧が得られる。この場合ＭＯＳトランジス
タには従来例に見られるような電圧降下は生じないので
、入力側に印加した電圧が減衰することなく、その出力
側に得られる事に匁る。

〔発明の実施例〕

以下図面を参照して本発明の一実施例を説明する。第１
図は同夾施例の回路図であシ、図中１１は第１のＰチャ
ンネルＭＯＳトランジスタで、そのドレイン電極は入力
端子ｖ１に、ソース電極は出力端子ＶＨに、ｒ−）電極
は入力端子Ｖ。

にそれぞれ接続されている。１２は第２のＰチャンネル
ＭＯＳトランジスタで、そのドレイン電極は入力端子■
、に、ソース電極は出力端子ｖＨに、グー）電極は入力
端子Ｖ、にそれぞれ接続されている。１３は第１のＮチ
ャンネルＭｏ８　）ランジスタで、そのドレイン電極は
入力端子Ｖ、に、ソース電極は出力端子ｖＬに、ｒ−）
電極は入力端子■１にそれぞれ接続されている。

１４は第２のＮチャンネルＭＯＢ　）ランジスタで、そ
のドレイン電極は入力端子Ｖ、に、ソース電極は出力端
子ｖＬに、？−）電極は入力端子Ｖ。

にそれぞれ接続されている。さらにすべてのＭＯＢ　）
ランジスタの基板電極（パックゲート電極）はそれぞれ
のソース端子と接続されている。

今入力端子■、に高電位電圧ＶＣＣが、入力端子■、に
低電位電圧ＧＮＤが与えられたとすると、Ｐチャンネル
トランジスタフ１のゲート電極にはＧＮＤが印加され、
そのソース、ドレイン間は導通状態になる。そしてＮチ
ャンネルＭｏ８　）ランジスタ１３のゲート電極にはＶ
ＣＣが印加され、そのソース、ドレイン間は導通状態に
なる。この結果、出力側端子ｖＨはｖｌと、ｖＬはＶ、
とそれぞれ導通状態となシ、ｖｌｌはＶＣＣ電圧に、ｖ
ＬはＧＮＤ電圧が得られる。このとき、２のＰチャンネ
ルＭＯＳトランジスタのｒ−）電極にはｖｃｃカ印加さ
れているので、そのソース、ドレイン間ハ遮断し、４Ｏ
ＮチャンネルＭＯＢ　）ランジスタの電極にはＧＮＤが
印加されているので、そのソース、ドレイン間も遮断す
る。これによシｖｓＶａ間・Ｖｌ−Ｖ、間の導通は防止
される。逆にｖｌにＧＮＤ　、　Ｖ　＊にＶＣＣ電位が
それぞれ供給された場合は、ＰチャンネルＭＯＢ　）ラ
ンジスタ１２のｒ−ト電極にＧＮＤ、ＮチャンネルＭｏ
ｓトランジスタ１４のゲート電極にＶＣＣが印加される
ので、それぞれのソース、ドレイン間が導通し、一方で
ＰチャンネルＭＯＳトランジスタ１１のｒ−）電極にＶ
ｃｃ、ＮチャンネルＭＯＢ　）ランジスタ１３のｒ−）
電極にＧＮＤが印加されているので、それぞれのソース
、ドレイン間は遮断状態であるので、ｖ、−ｖＨ間、Ｖ
、−Ｖ、間が導通状態となっている。よってＶＨにはＶ
ＣＣ電圧が、ｖＬにはＧＮＤ電圧が得られることになる
。

以上の動作説明をもう一度整理すると、■。

＝Ｖ（ＩＣ＃　Ｖ、　＝ＧＮＤの場合でも、Ｖ、＝ＧＮ
Ｄ。

■８＝ｖｃｃの場合でも、ｖＨにはＶＣＣ電圧がｓ　Ｖ
　ＬにはＧＮＤ電圧が常に得られる。Ｖｌ　、Ｖ、側を
直流電源へ接続することにし、ＶＨ，ｖｌ側を駆動回路
に接続する様にすれば、直流電源への接続方法として２
通）のうちいづれを選んだとしても、駆動回路へは常に
一定の電源電圧が供給される事に表る。

一１〇− 第２図は本発明をＬＳＩの中に実現した場合の具体例で
ある。ＬＳＩの端子２２及び２３に電源電圧端子が接続
される。２１は第１図の本発明の回路で１）、上述の動
作により、端子２２゜２３の接続の仕方のいかんにかか
わらずその出力端子ｖＨ，ｖＬには正常な高圧が得られ
る。

Ｖｌｉ　＊　ＶＬはＬＳＩ内部のすべての回路ブロック
（本例では２ｖ、ｘｓ、２ｅ）に供給されている。ＬＳ
Ｉ外部へ正常な電圧供給するだめの端子として、端子２
５．２６を用意しておシ、ＬＳＩ内部に集積化出来ない
回路を駆動することも出来る。

上述した実施例によれば、ダイオード素子を使った従来
技術に見られた電圧の減衰という欠点は解決されている
。その理由は、シリコンダイオードに代表されるダイオ
ード素子では、第３図に見られるように、その電圧・電
流特性において、符号ａで示される非導通（電流の流れ
ない）領域が存在するのに対し、第４図のＭＯＳトラン
ジスタの電圧・電流特性においてはそのような領域は存
在しないからである。

この電圧減衰がないという特長から、従来では不可能で
あった乾電池１個のみで駆動される腕時計装置、ポケッ
トタイプの計算器などにおいても電池逆挿入による装置
の破壊を防止するとともに、さらには逆挿入において本
定常動作を保証するととが可能となった。

〔発明の効果〕

以上説明した如く本発明によれば、従来技術で問題であ
った出力側端子ＶＨ＃　ｖ、、に得られる実質電源電圧
の降下を防止（７、かつ現在の集積回路技術で充分に大
量生産出来る方法で、電源端子逆接続による装置破壊防
止回路を提供できるものである。

【図面の簡単な説明】

第１図は本発明の一実施例の回路図、第２図は同実施例
を実際のＬＳＩ装置に応用した例を示す構成図、第３図
はダイオード素子の電圧・電流特性図、第４図はＭＯＢ
　）ランジスタの電圧・電流特性図、第５図は従来の電
源端子逆接続による装置破壊防止回路図である。 Ｊ　、１　、　Ｊ　２・・・ＰチャンネルＭＯＳトラン
ジスタ、１３　、１．４・・・ＮチャンネルＭＯＳトラ
ンジスタ、■□　、■、・・・入力端子、ＶＬ、ｖＬ・
・・出力端子。 出願人代理人　　弁理士　鈴　江　武　彦−１３＝ 第１図

Claims (1)

【特許請求の範囲】
1. 低電位、高電位の２種類の直流電圧出力端子をもつ電圧
   発生源から供給される第１の入力端子と第２の入力端子
   を有し、他の装置に対し高電位の電圧を供給せしめる第
   １の出力端子、及び低電位の電圧を供給せしめる第２の
   出力端子を有し、前記第１の入力端子にドレイン電極を
   、第１の出力端子にソース電極を、第２の入力端子にゲ
   ート電極をそれぞれ接続した第１のＰチャンネルＭＯＳ
   トランジスタを有し、前記第２の入力端子にドレイン電
   極を、第１の出力端子にソース電極を、第１の入力端子
   にゲート電極をそれぞれ接続した第２のＰチャンネルＭ
   ＯＳトランジスタを有し、前記第２の入力端子にドレイ
   ン電極を、第２の出力端子にソース電極を、第１の入力
   端子にゲート電極をそれぞれ接続した第１のＮチャンネ
   ルＭＯＳトランジスタを有し、前記第１の入力端子にド
   レイン電極を、第２の出力端子にソース電極を、第２の
   入力端子にゲート電極をそれぞれ接続した第２のＮチャ
   ンネルＭＯＳトランジスタを有してなり、前記第１及び
   第２の入力端子に対する電圧発生源より供給される低電
   位、高電位の直流電圧源の接続の仕方いかんにかかわら
   ず第１の出力端子に高電位電圧が、第２の出力端子に低
   電位電圧が得られるようにしたことを特徴とする電源端
   子逆接続による装置破壊防止回路。