JPS61265576A - 周波数カウンタ - Google Patents

周波数カウンタ

Info

Publication number
JPS61265576A
JPS61265576A JP10760385A JP10760385A JPS61265576A JP S61265576 A JPS61265576 A JP S61265576A JP 10760385 A JP10760385 A JP 10760385A JP 10760385 A JP10760385 A JP 10760385A JP S61265576 A JPS61265576 A JP S61265576A
Authority
JP
Japan
Prior art keywords
time
signal
phase
measured
counting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10760385A
Other languages
English (en)
Inventor
Yuichi Sato
祐一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10760385A priority Critical patent/JPS61265576A/ja
Publication of JPS61265576A publication Critical patent/JPS61265576A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Measuring Frequencies, Analyzing Spectra (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の概要〕 本発明は所定時間間隔内において被計数信号のパルス数
を計数する周波数カウンタにおいて、前記所定時間間隔
開始時点の前記被計数信号の位相がハイレベルであれば
前記各パルスの立下り時を計数し、同じくローレベルで
あれば立上り時を計数することによって、計数結果が1
パルス分ずれてしまうことを防ぐことを特徴とする発明
である。
〔産業上の利用分野〕
本発明は周波数カウンタに係り、特にリアルタイムな計
数のためタイムベースを長く出来ないような条件の時に
カウンタ特有の1ビツト誤差を防ぐことのできる周波数
カウンタに関する。
〔従来の技術〕
入力信号の周波数を計数する周波数カウンタとしては2
つの従来方式が一般的である。
第1の方式は、一定時間(これをタイムベースと呼ぶ)
を設定し、そのタイムベースの間だけカウンタのゲート
を開(。そして、カウンタの入力に被測定信号のパルス
を入力し、そのパルス数を計数することによって周波数
を計測するものである。この方式は被測定信号の周波数
が高い場合に有効である。
第2の方式は、上記とは逆に被測定信号のパルスの1周
期(例えば、パルスの立上りから次のパルスの立上りま
で)だけカウンタのゲートを開く。
そして、カウンタ入力には被測定信号よりも十分に周波
数の高いクロックパルスを入力させそのパルス数を計数
することによって、被測定信号の周期を計測し1周波数
を求めるものである。この方式は、被測定信号の周波数
が低い場合に有効である。
従来の凡用周波数カウンタは前記2つの方式を兼ね備え
たものが多く2周波数を周期の両方を測定できるように
なっている。そして、どちらの方式も一定時間だけカウ
ンタのゲートを開き、その間にカウンタに入力する信号
のパルス数を計数するものである。
〔発明が解決しようとする問題点〕
前記周波数カウンタにおいて、カウンタでパルスを計数
する場合には、各パルスの立上り時または立下り時を検
知して計数する方式がとられる。
しかし、このようにパルスを計数する時点を立上り時ま
たは立下り時に固定した場合、計数するパルスの位相に
よって一定時間内で計数されるパルス数が異なってしま
う。第3図は前記第1方式で周波数を計数する場合の例
を示したものである。
今、カウンタ゛による被測定信号の各パルスの計数は立
上り時に行うものとし、タイムベースを同図に示すよう
に設定した場合、その開始時刻t4  における被測定
信号の位相が同図の4つの場合のように異なると、タイ
ムベースの終了時刻t1.  までの間に計数する立上
りパルスの数が6パルスまたは5パルスというように1
ビツト(1パルス)分ずれてしまうということがおこる
。これは、前記第2の方式において、クロック数を計数
する場合にも同様である。
このような1ピント誤差はパルスの計数時点を立上り時
または立下り時に固定する限り避けられず、カウンタの
ゲートを開閉する信号とカウンタへの入力信号とが非同
期であるために起る問題点であった。
前記誤差は、タイムベースを長くとれば長い時間内で、
1ビ・/ト分狂うだけなので、1秒あたりの誤差を小さ
くすることができる。しかし、一般の通信システムなど
のような周波数の計測はリアルタイム性を要求されるこ
とが多く、その場合タイムベースを長くとることができ
ないため、有効な解決策とはいえなかった。
本発明は前記問題点を除(ために、所定時間間隔の開始
時点における被計数信号の位相の比較を行い、それに応
じて計数を行うエツジ方向、すなわち立上り時または立
下り時を切り換えることによって1ピント誤差を防ぐこ
とのできる周波数カウンタを提供することを目的とする
〔問題を解決するための手段〕
本発明は前記問題点を除くために、所定時間間隔の開始
時点における被計数信号の位相を比較する位相比較手段
と、該位相比較手段からの位相比較出力に応じて前記被
計数信号の各パルスの立上り時または立下り時を選択し
前記所定時間間隔において前記被計数信号のパルス数を
計数する計数手段を有することを特徴とする周波数カウ
ンタを提供するものである。
〔作  用〕
前記手段において、先ず、所定時間間隔が設定され、そ
の開始時点において位相比較手段によって被計数信号の
位相の比較が行われる。そして。
その位相がハイレベルであれば計数手段による被計数信
号の各パルスの計数時点をその立下り時とし、同じくロ
ーレベルであれば立上り時として。
前記所定時間間隔の間だけ計数を行い、その計数結果を
出力とする。これによって、被計数信号の計数開始時点
における位相が異なっても、1ビツト誤差を生じること
はない。
〔実 施 例〕
以下1本発明の実施例につき詳細に説明を行う。
〔周波数カウンタの構成(第1図)〕 第1図は本発明による周波数カウンタの全体的な構成図
である。被測定信号は位相比較回路1の第1の入力及び
カウントエツジ切換回路2の第1の入力に入力する。タ
イムベース発生回路4からのタイムベース信号は位相比
較回路1の第2の入力及びカウンタ3のゲート入力に入
力する。位相比較回路1の出力はカウントエツジ切換回
路2の第2の入力に入力する。そして、カウントエツジ
切換回路゛2の出力はカウンタ3の計数入力に入力し、
カウンタからは計数出力が出力される。
〔周波数カウンタの動作説明(第1図、第2図)〕次に
以上のような構成の周波数カウンタの動作について第2
図の動作説明図を用いながら説明を行う。先ず、タイム
ベース発生回路4によって。
第2図に示すように時刻tユからt、までのタイムベー
スを示すタイムベース信号(例えば1秒間)が発生され
る。そして、そのタイムベース開始時刻t9において1
位相比較回路1によって被測定信号の位相比較が行われ
る。これにより、被測定信号の位相が第2図(a)また
は(d)に示すようにハイレベルHiである場合、ハイ
レベル信号が位相比較回路1から出力される。それによ
り、カウントエツジ切換回路2は被測定信号の立下り時
を検知し、続いてカウンタ3においてそのゲート入力に
入力するタイムベース信号によって時刻1aからも、の
間だけ計数入力のゲートが開き、カウントエツジ切換回
路2において検知された被測定信号の立下り時で第2図
(a)または(d)に示すようにそのパルス数の計数を
行い、終了時刻tb以降とその計数結果を出力する。
一方、前記とは逆に被測定信号の位相がタイムベースの
開始時刻t、において第2図(blまたは(C)に示す
ようにローレベル1.0 である場合には、ローレベル
信号が位相比較回路1から出力される。
それにより、カウントエツジ切換回路2は被測定信号の
立上り時を検知し、カウンタ3で前記とは逆に被測定信
号の立上り時において第2図(blまたは(C)に示す
ようにそのパルス数の計数を行い、結果を出力する。
上記のような動作により、第2図の各位相場合において
もその計数結果は常に同じであり、1ビツト誤差を生じ
ることはない。
〔第2の実施例の説明(第4図)〕 次に、第4図は第1図の周波数カウンタの変形例である
。第4図において第1図と異なることは。
位相比較回路1の出力がタイムクロックエツジ切換回路
5に接続されており、被測定信号はカウンタのゲートに
そのまま入力している点である。従って、エツジの切り
換えが被測定信号によらずにタイムクロック信号による
こととなる。この実施例においては、被測定信号のパル
スの周期が長くても短時間に精度よ(測定できるという
効果がある。
〔本発明の通用例〕
本発明の適用例としては北米仕様セルラ方式自動車電話
システムがある。このシステムの監視信号を判断するの
にタイムベースが限定された周波数カウンタが使用され
ており、この部分に本発明を通用すれば、1ビツト誤差
による誤判断を防ぐことが可能となる。又、その他の通
信機器の周波数カウンタ部に有効である。
〔効  果〕
本発明によれば7周波数カウンタの1ビツト誤差を防止
することが可能となり、システムの誤判断を防ぐことが
できる。
【図面の簡単な説明】
第1図は本発明による周波数カウンタの全体的な構成図
。 第2図は第1図の実施例の動作説明図。 第3図は従来の周波数カウンタの問題点の説明図。 第4図は本発明による他の実施例の全体的な構成図であ
る。 1・・・位相比較回路 2・・・カウントエツジ切換回路 3・・・カウンタ 4・・・タイムベース発生回路

Claims (2)

    【特許請求の範囲】
  1. (1)所定時間間隔の開始時点における被計数信号の位
    相を比較する位相比較手段と、 該位相比較手段からの位相比較出力に応じて前記被計数
    信号の各パルスの立上り時または立下り時を選択し前記
    所定時間間隔において前記被計数信号のパルス数を計数
    する計数手段を有することを特徴とする周波数カウンタ
  2. (2)所定時間間隔のタイムベースを発生するタイムベ
    ース発生手段と該タイムベースの開始時点における被計
    数信号の位相を比較する位相比較手段と、 該位相比較手段からの位相比較出力に応じて前記タイム
    ベース発生手段からのタイムベース信号のパルスの立上
    り時または立下り時を選択し該選択の時間内において前
    記被計数信号のパルス数を計数する計数手段を有するこ
    とを特徴とする周波数カウンタ。
JP10760385A 1985-05-20 1985-05-20 周波数カウンタ Pending JPS61265576A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10760385A JPS61265576A (ja) 1985-05-20 1985-05-20 周波数カウンタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10760385A JPS61265576A (ja) 1985-05-20 1985-05-20 周波数カウンタ

Publications (1)

Publication Number Publication Date
JPS61265576A true JPS61265576A (ja) 1986-11-25

Family

ID=14463354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10760385A Pending JPS61265576A (ja) 1985-05-20 1985-05-20 周波数カウンタ

Country Status (1)

Country Link
JP (1) JPS61265576A (ja)

Similar Documents

Publication Publication Date Title
JPH0129093B2 (ja)
JPH0578973B2 (ja)
US5097490A (en) Apparatus and method for improving the resolution with which a test signal is counted
US4160154A (en) High speed multiple event timer
US4163946A (en) Noise-immune master timing generator
US4669098A (en) Increased resolution counting circuit
US4493095A (en) Counter having a plurality of cascaded flip-flops
JPS61265576A (ja) 周波数カウンタ
JP3501271B2 (ja) クロック異常検出回路
JPH07229979A (ja) 多相クロック時間計測回路
JPH1028110A (ja) 位相差測定回路
JPH01194709A (ja) 位相判別回路
JP2818504B2 (ja) 時間測定回路
JP2002026704A (ja) クロック異常検出装置及びその方法
KR100345328B1 (ko) 입력 신호의 주파수 검출 장치 및 방법
JPH0210915A (ja) パルス状信号の極性統一回路
JPS6348456B2 (ja)
JPH04244971A (ja) パルス間隔測定回路
RU2011997C1 (ru) Цифровой периодомер
SU1666970A1 (ru) Дискретное фазосдвигающее устройство
JPH1183915A (ja) 信号入力検出装置
SU1255985A1 (ru) Устройство дл измерени временных интервалов /его варианты/
SU1196908A1 (ru) Устройство дл определени среднего значени
JPH03162622A (ja) 計数回路
SU1383217A2 (ru) Устройство дл измерени отношени частот двух сигналов