JPS61263167A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61263167A JPS61263167A JP10432085A JP10432085A JPS61263167A JP S61263167 A JPS61263167 A JP S61263167A JP 10432085 A JP10432085 A JP 10432085A JP 10432085 A JP10432085 A JP 10432085A JP S61263167 A JPS61263167 A JP S61263167A
- Authority
- JP
- Japan
- Prior art keywords
- film
- mnos
- transistor
- oxide film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 16
- 230000001681 protective effect Effects 0.000 claims abstract description 9
- 150000004767 nitrides Chemical class 0.000 claims abstract description 8
- 238000002161 passivation Methods 0.000 claims abstract description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 230000015654 memory Effects 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 1
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 8
- 230000003647 oxidation Effects 0.000 abstract description 5
- 238000007254 oxidation reaction Methods 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 239000012535 impurity Substances 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 239000003344 environmental pollutant Substances 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 231100000719 pollutant Toxicity 0.000 abstract 1
- 230000002035 prolonged effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 9
- 230000007774 longterm Effects 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 239000000356 contaminant Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 235000015067 sauces Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Formation Of Insulating Films (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置の製造方法、特に半導体基板上にＭ
ＯＳトランジスタとＭＮＯＳトランジスタとを有する半
導体装置の製造方法に関する。
ＯＳトランジスタとＭＮＯＳトランジスタとを有する半
導体装置の製造方法に関する。
（発明の技術的背景〕
近年、ＭＯＳトランジスタとともにＭＮＯＳトランジス
タが不揮発性メモリ等に盛んに用いられている。第２図
は従来一般に製造されているＭＯＳトランジスタとＭＮ
ＯＳトランジスタとを同じ基板上に有する半導体装置の
説明図である。
タが不揮発性メモリ等に盛んに用いられている。第２図
は従来一般に製造されているＭＯＳトランジスタとＭＮ
ＯＳトランジスタとを同じ基板上に有する半導体装置の
説明図である。
この図を参照して従来の製造方法を説明する。まずＮ型
シリコン基板１の表面の必要な部分に素子分離用のフィ
ールド酸化ｙＡ２を形成する。このフィールド酸化ｇｔ
２で分離された領域ａがＭＯＳトランジスタ形成領域、
領域すがＭＮＯＳ）−ランジスタ形成領域となる。続い
て熱酸化処理を施し厚いゲート酸化膜３を形成した後、
全面にポリシリコンを堆積してバターニングを行ない、
ＭＯＳトランジスタのゲート電極４を形成する。続いて
Ｐ型不純物、例えば硼素を選択的に注入し、ソース。
シリコン基板１の表面の必要な部分に素子分離用のフィ
ールド酸化ｙＡ２を形成する。このフィールド酸化ｇｔ
２で分離された領域ａがＭＯＳトランジスタ形成領域、
領域すがＭＮＯＳ）−ランジスタ形成領域となる。続い
て熱酸化処理を施し厚いゲート酸化膜３を形成した後、
全面にポリシリコンを堆積してバターニングを行ない、
ＭＯＳトランジスタのゲート電極４を形成する。続いて
Ｐ型不純物、例えば硼素を選択的に注入し、ソース。
ドレイン領域５を形成する。このときＭＮＯＳトランジ
スタのソース、ドレイン領域５′も一緒に形成する。次
に絶縁用酸化膜３′をこの上から堆積させる。
スタのソース、ドレイン領域５′も一緒に形成する。次
に絶縁用酸化膜３′をこの上から堆積させる。
続いてＭＮＯＳトランジスタの形成工程に入る。
即ち、前述の工程でＭＮＯＳトランジスタ形成領域す上
に堆積した酸化膜等を除去し、半導体基板１の表面を露
出させ、熱酸化処理を施し厚み２０〜５０Ａのゲート酸
化ｊ１６を形成する。続いて基板全面にシリコン窒化膜
７を厚み３００〜１０００Ａで堆積させた後、選択的に
これをエツチング除去し、ゲート酸化膜６の上のみ残す
。次にソース、ドレイン領域５および５′に相当する部
分にコンタクトホールを開孔し、全面にアルミニウムを
蒸着して配線用導電層とする。この配線用導電層をバタ
ーニングしてＭＮＯＳトランジスタのゲート電極８およ
び必要な配線層９を形成する。最後にこれら全面に保護
膜としてＰＳＧからなるパッシベーション１１１０を形
成する。
に堆積した酸化膜等を除去し、半導体基板１の表面を露
出させ、熱酸化処理を施し厚み２０〜５０Ａのゲート酸
化ｊ１６を形成する。続いて基板全面にシリコン窒化膜
７を厚み３００〜１０００Ａで堆積させた後、選択的に
これをエツチング除去し、ゲート酸化膜６の上のみ残す
。次にソース、ドレイン領域５および５′に相当する部
分にコンタクトホールを開孔し、全面にアルミニウムを
蒸着して配線用導電層とする。この配線用導電層をバタ
ーニングしてＭＮＯＳトランジスタのゲート電極８およ
び必要な配線層９を形成する。最後にこれら全面に保護
膜としてＰＳＧからなるパッシベーション１１１０を形
成する。
第２図に示すように、従来の方法で製造された半導体装
置は表面にＰＳＧからなるパッシベーション膜１０が設
けられており、半導体基板上に形成された素子を保護し
ている。しかしながら長期間の使用によって、雰囲気中
のＮａ等の汚染物質が侵入するのを有効に阻止すること
ができない。
置は表面にＰＳＧからなるパッシベーション膜１０が設
けられており、半導体基板上に形成された素子を保護し
ている。しかしながら長期間の使用によって、雰囲気中
のＮａ等の汚染物質が侵入するのを有効に阻止すること
ができない。
長期間の使用によりＮａ等の不純物はパッシベーション
膜１０を透過して素子形成領域にまで侵入してくるので
ある。これは各素子の動作に悪影響を与え、誤動作や特
性変動の原因となる。
膜１０を透過して素子形成領域にまで侵入してくるので
ある。これは各素子の動作に悪影響を与え、誤動作や特
性変動の原因となる。
（発明の目的）
そこで本発明は長期間の使用によっても高信頼性を得る
ことができる半導体装置の製造方法を、提供することを
目的とする。
ことができる半導体装置の製造方法を、提供することを
目的とする。
本発明の特徴は、半導体基板上にＭＯＳトランジスタと
ＭＮＯＳトランジスタとを形成する半導体装置の製造方
法において、ＭＯＳトランジスタを形成した侵にＭＮＯ
Ｓトランジスタを形成し、このＭＮＯＳトランジスタの
形成工程において基板全面に形成した窒化膜をそのまま
保護膜として残すようにし、長期間の使用によっても高
信頼性を得ることができる半導体装置を製造できるよう
にした点にある。
ＭＮＯＳトランジスタとを形成する半導体装置の製造方
法において、ＭＯＳトランジスタを形成した侵にＭＮＯ
Ｓトランジスタを形成し、このＭＮＯＳトランジスタの
形成工程において基板全面に形成した窒化膜をそのまま
保護膜として残すようにし、長期間の使用によっても高
信頼性を得ることができる半導体装置を製造できるよう
にした点にある。
以下本発明を第１図を参照して説明する。まずＭＯＳト
ランジスタの形成までは従来の方法と同様に行なう。即
ち、Ｎ型シリコン基板１の表面の必要な部分に素子分離
用のフィールド酸化膜２を形成し、ＭＯＳトランジスタ
形成領域ａにゲート酸化１１３およびゲート電極４を形
成する。続いて硼素等のＰ型不純物を選択的に注入し、
ソース。
ランジスタの形成までは従来の方法と同様に行なう。即
ち、Ｎ型シリコン基板１の表面の必要な部分に素子分離
用のフィールド酸化膜２を形成し、ＭＯＳトランジスタ
形成領域ａにゲート酸化１１３およびゲート電極４を形
成する。続いて硼素等のＰ型不純物を選択的に注入し、
ソース。
ドレイン領域５を形成する。このときＭＮＯＳトランジ
スタのソース、ドレイン領域５′も一緒に形成する。次
に絶縁用酸化膜３′をこの上から堆積させる。
スタのソース、ドレイン領域５′も一緒に形成する。次
に絶縁用酸化膜３′をこの上から堆積させる。
続いてＭＮＯＳトランジスタの形成工程に入る。
即ち、前述の工程でＭＮＯＳ トランジスタ形成領域す
上に堆積した酸化膜等を除去し、半導体基板１の表面を
露出させ、熱酸化処理を施し厚み２０〜５０Ａのゲート
酸化膜６を形成する。続いて基板全面にシリコン窒化膜
７を厚み３００〜１０００人で堆積する。本発明に係る
方法の特徴はこのシリコン窒化膜７をそのまま保護膜と
して残す点である。従って従来の方法のようにゲート酸
化ＩＩ６の上だけ残してこのシリコン窒化膜７をエッヂ
ング除去する工程を行なわない。続いてソース、ドレイ
ン領域５および５′に相当する部分にコンタクトホール
を開孔し、全面にアルミニウムを蒸着して配線用導電層
とする。この配線用導電層をバターニングしてＮＭＯＳ
トランジスタのゲート電極８および必要な配線層９を形
成する。
上に堆積した酸化膜等を除去し、半導体基板１の表面を
露出させ、熱酸化処理を施し厚み２０〜５０Ａのゲート
酸化膜６を形成する。続いて基板全面にシリコン窒化膜
７を厚み３００〜１０００人で堆積する。本発明に係る
方法の特徴はこのシリコン窒化膜７をそのまま保護膜と
して残す点である。従って従来の方法のようにゲート酸
化ＩＩ６の上だけ残してこのシリコン窒化膜７をエッヂ
ング除去する工程を行なわない。続いてソース、ドレイ
ン領域５および５′に相当する部分にコンタクトホール
を開孔し、全面にアルミニウムを蒸着して配線用導電層
とする。この配線用導電層をバターニングしてＮＭＯＳ
トランジスタのゲート電極８および必要な配線層９を形
成する。
最後にこれら全面に保護膜としてＰＳＧからなるパッシ
ベーション膜１０を形成する。
ベーション膜１０を形成する。
このように本発明に係る方法によって製造された半導体
装置は、パッシベーション膜１０の下にもう一層シリコ
ン窒化膜７が保護層として形成される。シリコン窒化膜
はＮａ等の汚染物質を透過しにくいため、汚染物質の素
子領域への侵入を有効に防止することができる。
装置は、パッシベーション膜１０の下にもう一層シリコ
ン窒化膜７が保護層として形成される。シリコン窒化膜
はＮａ等の汚染物質を透過しにくいため、汚染物質の素
子領域への侵入を有効に防止することができる。
以上のとおり本発明によれば、半導体基板上にＭＯＳト
ランジスタとＭＮＯＳトランジスタとを形成する半導体
装置の製造方法において、ＭＮＯＳトランジスタの形成
工程において基板全面に形成される窒化膜をそのまま保
護膜として用いるようにしたため、長期間の使用によっ
ても高信頼性を得ることができる半導体装置が製造でき
るようになる。
ランジスタとＭＮＯＳトランジスタとを形成する半導体
装置の製造方法において、ＭＮＯＳトランジスタの形成
工程において基板全面に形成される窒化膜をそのまま保
護膜として用いるようにしたため、長期間の使用によっ
ても高信頼性を得ることができる半導体装置が製造でき
るようになる。
第１図は本発明に係る方法によって製造された半導体装
置の構造図、第２図は従来の方法によって製造された半
導体装置の構造図である。 １・・・Ｎ型シリコン基板、２・・・フィールド酸化膜
、３・・・・・・ゲート酸化膜、３′・・・絶縁用酸化
膜、４・・・ゲート電極、５，５′・・・ソース、ドレ
イン領域、６・・・絶縁用酸化膜、７・・・シリコン窒
化膜、８・・・ゲート電極、９・・・配線層、１０・・
・パッシベーション膜。
置の構造図、第２図は従来の方法によって製造された半
導体装置の構造図である。 １・・・Ｎ型シリコン基板、２・・・フィールド酸化膜
、３・・・・・・ゲート酸化膜、３′・・・絶縁用酸化
膜、４・・・ゲート電極、５，５′・・・ソース、ドレ
イン領域、６・・・絶縁用酸化膜、７・・・シリコン窒
化膜、８・・・ゲート電極、９・・・配線層、１０・・
・パッシベーション膜。
Claims (1)
- 【特許請求の範囲】 １、半導体基板上にＭＯＳトランジスタと ＭＮＯＳトランジスタとを形成する半導体装置の製造方
法であつて、前記半導体基板のＭＯＳトランジスタ形成
領域にＭＯＳトランジスタを構成するソース、ドレイン
領域、ゲート酸化膜、ゲート電極、および絶縁用酸化膜
を形成し、前記半導体基板のＭＮＯＳトランジスタ形成
領域にＭＮＯＳトランジスタを構成するソース、ドレイ
ン領域、およびゲート酸化膜を形成し、この後前記ＭＯ
Ｓトランジスタ形成領域および前記ＭＮＯＳトランジス
タ形成領域の双方に窒化膜を形成し、前記ＭＯＳトラン
ジスタ形成領域の前記ソース、ドレイン領域と前記ＭＮ
ＯＳトランジスタ形成領域の前記ソース、ドレイン領域
とに相当する部分にコンタクトホールを開孔してこの部
分のみ前記窒化膜を除去し、この上から配線用導電層を
形成し、この配線用導電層をパターニングすることによ
りＭＮＯＳトランジスタのゲート電極および必要な配線
層を形成し、この上から保護膜を形成することを特徴と
する半導体装置の製造方法。 ２、ＭＮＯＳトランジスタが不揮発性のメモリセルを構
成することを特徴とする特許請求の範囲第１項記載の半
導体装置の製造方法。 ３、ＭＯＳトランジスタのゲート電極がポリシリコンで
あり、配線用導電層がアルミニウムであることを特徴と
する特許請求の範囲第１項または第２項記載の半導体装
置の製造方法。 ４、保護膜がＰＳＧからなるパッシベーション膜である
ことを特徴とする特許請求の範囲第１項乃至第３項のい
ずれかに記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10432085A JPS61263167A (ja) | 1985-05-16 | 1985-05-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10432085A JPS61263167A (ja) | 1985-05-16 | 1985-05-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61263167A true JPS61263167A (ja) | 1986-11-21 |
Family
ID=14377639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10432085A Pending JPS61263167A (ja) | 1985-05-16 | 1985-05-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61263167A (ja) |
-
1985
- 1985-05-16 JP JP10432085A patent/JPS61263167A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4373249A (en) | Method of manufacturing a semiconductor integrated circuit device | |
| US4306915A (en) | Method of making electrode wiring regions and impurity doped regions self-aligned therefrom | |
| JPS6244701B2 (ja) | ||
| JPH1032246A (ja) | 半導体装置およびその製造方法 | |
| JP3252795B2 (ja) | 半導体装置の製造方法 | |
| JPS5856263B2 (ja) | 半導体装置の製造方法 | |
| JP3013628B2 (ja) | 半導体装置 | |
| JPS61263167A (ja) | 半導体装置の製造方法 | |
| JP2602848B2 (ja) | 半導体装置の製造方法 | |
| JPH039572A (ja) | 半導体装置の製造方法 | |
| JPS6062163A (ja) | メモリ用半導体装置の製造方法 | |
| JP2695812B2 (ja) | 半導体装置 | |
| JPS61194764A (ja) | 半導体装置の製造方法 | |
| JP2701332B2 (ja) | 浮遊ゲート型不揮発性半導体記憶装置の製造方法 | |
| JPH10326896A (ja) | 半導体装置及びその製造方法 | |
| JP2562609B2 (ja) | 半導体装置の製造方法 | |
| JPS621276A (ja) | Ｍｏｓ型半導体装置 | |
| JPH0644631B2 (ja) | 半導体装置及びその製造方法 | |
| JPS63117470A (ja) | モス型半導体装置およびその製造方法 | |
| JP3521921B2 (ja) | 半導体装置の製造方法 | |
| JPH04370956A (ja) | 半導体装置 | |
| JPS6159539B2 (ja) | ||
| JP2596405B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0338732B2 (ja) | ||
| JPS5935186B2 (ja) | Ｍｏｓ型半導体装置の製造方法 |