JPS61255065A - スイツチングトランジスタ - Google Patents
スイツチングトランジスタInfo
- Publication number
- JPS61255065A JPS61255065A JP60097101A JP9710185A JPS61255065A JP S61255065 A JPS61255065 A JP S61255065A JP 60097101 A JP60097101 A JP 60097101A JP 9710185 A JP9710185 A JP 9710185A JP S61255065 A JPS61255065 A JP S61255065A
- Authority
- JP
- Japan
- Prior art keywords
- region
- diffusion region
- base
- contact
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、スイッチングトランジスタに関し、特に複数
個のトランジスタのベースをドライブする回路において
、個々のトランジスタへのドライブ電流の分配量の不均
一性によりトランジスタがＯＮしなくなるのを防止する
カレントホギングを防止するために使用するトランジス
タの構造に関する。
個のトランジスタのベースをドライブする回路において
、個々のトランジスタへのドライブ電流の分配量の不均
一性によりトランジスタがＯＮしなくなるのを防止する
カレントホギングを防止するために使用するトランジス
タの構造に関する。
従来の技術としては、トランジスタのベースに抵抗を接
続し、または、トランジスタのベース駆動用にＰＮＰト
ランジスタのカレントミラー回路を挿入したりする回路
があシ、例えば、特開昭５９−５７４３ 号公報に示
されている。
続し、または、トランジスタのベース駆動用にＰＮＰト
ランジスタのカレントミラー回路を挿入したりする回路
があシ、例えば、特開昭５９−５７４３ 号公報に示
されている。
上述した従来のカレントホギングを防止する方法は抵抗
を追加した。６．ｐＮｐトランジスタのカレントミラー
を追加する構成となっているので集積回路構造ではチッ
プサイズの増大を招くという欠点がある。
を追加した。６．ｐＮｐトランジスタのカレントミラー
を追加する構成となっているので集積回路構造ではチッ
プサイズの増大を招くという欠点がある。
本発明は、従来の欠点を除去し、複数個のトランジスタ
のベースをドライブする回路において、チップ面積の増
大を招かずにカレントホギングを防止することができる
スイッチングトランジスタを提供することを目的とする
。
のベースをドライブする回路において、チップ面積の増
大を招かずにカレントホギングを防止することができる
スイッチングトランジスタを提供することを目的とする
。
本発明のスイッチングトランジスタは、スイッチング動
作をするトランジスタにおいて、ベースコンタクトとエ
ミッタ拡散領域の間のベース拡散領域の上にコレクタ領
域にまたがり形成されたコレクタコンタクト用のエミッ
タ拡散領域を有することにより構成される。
作をするトランジスタにおいて、ベースコンタクトとエ
ミッタ拡散領域の間のベース拡散領域の上にコレクタ領
域にまたがり形成されたコレクタコンタクト用のエミッ
タ拡散領域を有することにより構成される。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の平面図で、第２図は第１図
の構造を示す一部断面を含む見取図である。
の構造を示す一部断面を含む見取図である。
第１図及び第２図において、１はトランジスタの絶縁ア
イランド、２はＮ＋埋込層、３はベース領域を作るＰ＋
拡散領域、４はエミッタ領域を作るＮ＋拡散領域、５は
コレクタコンタクトを取るためのＮ＋拡散領域で前記４
のＮ＋拡散領域と同一工程で形成した拡散領域、６はエ
ミッタコンタクト、７はベースコンタクト、８はコレク
タコンタクトである。上記構成においてベース電流はベ
ースコンタクト７からエミッタ領域を作るＮ 拡散領域
４の直下の部分へベース領域３を流れるがコレクタコン
タクトのＮ＋拡散領域５のところでピンチ抵抗が形成さ
れているので、回路動作上ベースに抵抗を接続したのと
等価になり、複数個のトランジスタを接続してもカレン
トホギンが発生しない。
イランド、２はＮ＋埋込層、３はベース領域を作るＰ＋
拡散領域、４はエミッタ領域を作るＮ＋拡散領域、５は
コレクタコンタクトを取るためのＮ＋拡散領域で前記４
のＮ＋拡散領域と同一工程で形成した拡散領域、６はエ
ミッタコンタクト、７はベースコンタクト、８はコレク
タコンタクトである。上記構成においてベース電流はベ
ースコンタクト７からエミッタ領域を作るＮ 拡散領域
４の直下の部分へベース領域３を流れるがコレクタコン
タクトのＮ＋拡散領域５のところでピンチ抵抗が形成さ
れているので、回路動作上ベースに抵抗を接続したのと
等価になり、複数個のトランジスタを接続してもカレン
トホギンが発生しない。
第３図は本発明の第２の実施例の平面図、第４図は第３
図の一部断面を含む見取図である。第３図、第４図にお
いて第１の実施例の第１図、第２図と対応する部分は同
一番号を付したので説明は省略する。
図の一部断面を含む見取図である。第３図、第４図にお
いて第１の実施例の第１図、第２図と対応する部分は同
一番号を付したので説明は省略する。
第２の実施例では第１の実施例とコレクタコンタクトの
位置を変えたもので、本実施例ではコレクタコンタクト
８はベース領域３の上でなくベース領域にまたがυエミ
ッタ拡散と同時に形成されたＮ＋拡散領域５のうちでコ
レクタ領域上に形成されたＮ 拡散領域からとられてい
る。本実施例でもベース電流はベースコンタクト７から
エミッタ領域をつくるＮ＋拡散領域５の直下の部分へベ
ース領域３を流れるが、このときコレクタコンタクト用
のＮ＋拡散領域５の直下のところでピンチ抵抗が形成さ
れベースに抵抗を接続したのと等価の働きをする。
位置を変えたもので、本実施例ではコレクタコンタクト
８はベース領域３の上でなくベース領域にまたがυエミ
ッタ拡散と同時に形成されたＮ＋拡散領域５のうちでコ
レクタ領域上に形成されたＮ 拡散領域からとられてい
る。本実施例でもベース電流はベースコンタクト７から
エミッタ領域をつくるＮ＋拡散領域５の直下の部分へベ
ース領域３を流れるが、このときコレクタコンタクト用
のＮ＋拡散領域５の直下のところでピンチ抵抗が形成さ
れベースに抵抗を接続したのと等価の働きをする。
第５図、第６図は本発明の第３の実施例の平面図および
一部断面を含む見取図である。本実施例においては第３
図、第４図に示した第２の実施例とほぼ同じである。本
実施例では図示されているようにベース領域上からのび
てコレクタ上に形成されたコレクタ用のエミッタ拡散領
域５が右側にのびて形成され、そこからコレクタコンタ
クト８が取出されている。
一部断面を含む見取図である。本実施例においては第３
図、第４図に示した第２の実施例とほぼ同じである。本
実施例では図示されているようにベース領域上からのび
てコレクタ上に形成されたコレクタ用のエミッタ拡散領
域５が右側にのびて形成され、そこからコレクタコンタ
クト８が取出されている。
本実施例でもベース電流はベース上に形成されたエミッ
タ拡散領域５の直下のところでピンチ抵抗が形成され第
１．第２の実施例と同一目的を達成することができる。
タ拡散領域５の直下のところでピンチ抵抗が形成され第
１．第２の実施例と同一目的を達成することができる。
以上説明したように本発明は、ベースコンタクトとエミ
ッタ領域の間のベース拡散領域をコレクタコンタクト用
Ｎ＋拡散領域でおおう構造を使うことにより、複数個の
トランジスタのベースをドライブする回路において、チ
ップ面積の増大を招かずにカレントホギングを防止する
効果がある。
ッタ領域の間のベース拡散領域をコレクタコンタクト用
Ｎ＋拡散領域でおおう構造を使うことにより、複数個の
トランジスタのベースをドライブする回路において、チ
ップ面積の増大を招かずにカレントホギングを防止する
効果がある。
第１図は本発明の一実施例の平面図、第２図は第１図の
構造を示す一部断面を含む見取図、第３図、第４図及び
第５図、第６図は、それぞれ本発明の第２及び第３の実
施例の平面図及び一部所面を含む見取図である。 １・・・・・・絶縁アイランド、２・・・・・・Ｎ＋埋
込層、３・・・・・・Ｐ＋拡散領域（ベース領域）、４
・・団・Ｎ＋拡散領域（エミッタ領域）、５・・・・・
・Ｎ＋拡散領域（コレクタ領域Ｌ６・・・・・・エミッ
タコンタクト、７・・・・・・ベースコンタクト、８・
・・・・・コレクタコンタクト。 代理人 弁理士 内 原 晋−″ ＋へ〈 ２ ′ｇＪｔＩ２１ ｓ 第２１２１ 第３図 ￥４図
構造を示す一部断面を含む見取図、第３図、第４図及び
第５図、第６図は、それぞれ本発明の第２及び第３の実
施例の平面図及び一部所面を含む見取図である。 １・・・・・・絶縁アイランド、２・・・・・・Ｎ＋埋
込層、３・・・・・・Ｐ＋拡散領域（ベース領域）、４
・・団・Ｎ＋拡散領域（エミッタ領域）、５・・・・・
・Ｎ＋拡散領域（コレクタ領域Ｌ６・・・・・・エミッ
タコンタクト、７・・・・・・ベースコンタクト、８・
・・・・・コレクタコンタクト。 代理人 弁理士 内 原 晋−″ ＋へ〈 ２ ′ｇＪｔＩ２１ ｓ 第２１２１ 第３図 ￥４図
Claims (1)
- スイッチング動作をするトランジスタにおいて、ベース
コンタクトとエミッタ拡散領域の間のベース拡散領域の
上にコレクタ領域にまたがり形成されたコレクタコンタ
クト用のエミッタ拡散領域を有することを特徴とするス
イッチングトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60097101A JPS61255065A (ja) | 1985-05-08 | 1985-05-08 | スイツチングトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60097101A JPS61255065A (ja) | 1985-05-08 | 1985-05-08 | スイツチングトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61255065A true JPS61255065A (ja) | 1986-11-12 |
Family
ID=14183221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60097101A Pending JPS61255065A (ja) | 1985-05-08 | 1985-05-08 | スイツチングトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61255065A (ja) |
-
1985
- 1985-05-08 JP JP60097101A patent/JPS61255065A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0136347B2 (ja) | ||
| JPS61255065A (ja) | スイツチングトランジスタ | |
| US5068702A (en) | Programmable transistor | |
| US4547743A (en) | Variable resistance gain control integrated circuit | |
| JPH0475371A (ja) | 半導体集積回路 | |
| JPH0244759A (ja) | 半導体集積回路装置 | |
| JPH01266762A (ja) | Ｎｐｎ型スイッチング・トランジスタ | |
| JP3038896B2 (ja) | 半導体装置 | |
| JPH0255953B2 (ja) | ||
| JPS5935477A (ja) | 半導体装置 | |
| JPH041508B2 (ja) | ||
| JPH0525234Y2 (ja) | ||
| JPS638810A (ja) | 電源回路 | |
| JPH0376585B2 (ja) | ||
| JPH01204461A (ja) | 半導体集積回路 | |
| JPS61150229A (ja) | 集積回路 | |
| JPS59207649A (ja) | 複合トランジスタ装置 | |
| JPS63316453A (ja) | 半導体装置 | |
| JPS62179150A (ja) | マルチコレクタ型ラテラルトランジスタ | |
| JPH0661427A (ja) | アナログアレイ方式集積回路 | |
| JPH06151786A (ja) | マスタースライス方式集積回路装置 | |
| JPH01273355A (ja) | トランジスタ | |
| JPH01114076A (ja) | 半導体装置 | |
| JPS62183159A (ja) | 半導体装置 | |
| JPH04144164A (ja) | 半導体装置 |