JPS61251971A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、画像処理装置に関し、特に空間積和演算回路
と画像間演算回路を具備した小型で高速な画像処理装置
に関する。

（従来技術） マスク処理、特徴パターンの抽出等各種の目的で、処理
対象となる１画面分の画素データと、基準となる１画面
分の画素データとの対応する画素間で、論理積演算、論
理和演算、排他的論理和演算、加算、減算、絶対値加算
、絶対値減算等の画像間論理演算が行われる。

さらに、ノイズの除去、画像のコントラスト強調、エツ
ジ検出等の目的で、画像の局所並領域毎の空間積和演算
（コンボリューション）が行なわれる。

第３図は３行×３列の空間積和演算の説明図であり、処
理対象画素データＦｉ、ｊと荷重係数Ｗ’＋Ｊが同図の
ように配列されている場合、画素データＦ２，２の空間
積和演算結果Ｇ２，２は次式に示すものとなる。

ここで、以下の説明上、（１）式の演算を３つに分割し
、 Ｗｌ　、ＩＸＦＩ　、１＋Ｗ２．１ＸＦ２．１＋Ｗ３　
、　ｌＸｌｌ−３、１ なる演算を第１演算、 Ｗｌ　、２ＸＦ　１．２＋Ｗ２．２ＸＦ２．２＋Ｗ３．
２ＸＦ３．２ なる演算を第２演算。

Ｗｌ　、３ＸＦ　１．３＋Ｗ２．３ＸＦ２．３＋Ｗ３．
３ＸＦ３．３ なる演算を第３演算と称する。

又、画像間論理演算は、処理対象となる画像データと、
基準となる画像データとの対応する画素間（１：　１）
で処理され、その結果を格納するフレームメモリへ順次
格納するもので、この処理結果に前記基準となる画像デ
ータとは別の、もう１つの基準画像との間での画像間論
理演算を行なう場合は、前の処理を繰返して実行するも
のであった。

上述したように、従来は、画像間論理演算回路と空間積
和演算回路とは、それぞれ別々の専用ハードウェア回路
を用いて行なっていた。

（発明が解決しようとする問題点） しかしながら、このような従来技術の画像処理装置では
、ハードウェアが大型化して、コスト高になったり、連
続した画像間論理演算処理を実行するのに時間が長くか
かるという欠点があった。

本発明は上記の如き従来の欠点を解決するためになされ
たもので、その目的は、処理対象となる１両面分の画素
データに対し、連続的に複数の演算処理を施すような場
合、簡単な構成のハードウェアにより迅速正確に画像処
理が可能な画像処理装置を提供しようとするものである
。

（問題を解決するための手段） 本発明は上述の如き目的を達成するために、行方向に時
分割してＮＸＮの空間積和演算を行なうための空間積和
演算回路に、第１図に示す如くフレームメモリ１〜３よ
り読み出されたデータを選択的に切替えてレジスタ８．
９．１０に出力するマルチプレクサ５．６．７を付加す
る。さらにマルチプレクサ１３．１４．１９．２０およ
びマルチプレクサ２７を付加して３×３の空間積和演算
器を、３段カスケード接続された画像間論理演算器とし
て使用する。

すなわち、複数の画像データどうしを演算処理する手段
を複数段重ねて画像処理演算を行う画像処理装置におい
て、１フレ一ム分の画像を記憶する複数個のフレームメ
モリと、各フレームメモリから読み出された画像データ
を含む２種類の画像データで位置付けられ、これら画像
データの演算結果を記憶し、かつ２種類の画像データに
対応した演算結果を出力する複数のデータマツプ用の記
憶装置と、各データマツプ用の記憶装置から出力される
論理演算結果を加算する加算器と、該加算器の出力およ
びデータマツプ用の記憶装置から出力される処理済みの
画像データとしての論理演算結果を記憶する結果記憶装
置と、を有することを特徴とする画像処理装置を提供す
るものである。

（作用） 処理対象となる１画面分の画素データを記憶するフレー
ムメモリ、基準となる１画面分の画素データを記憶する
フレームメモリなど複数のフレームメモリから読み出す
それぞれの画素データのフローを自由に変更するマルチ
プレクサを設け、これらマルチプレクサにて選択された
画素データによりデータマツプ用の記憶装置から演算結
果を出力させる、という処理回路を複数段重ね、最終結
果を、新画像データとしてフレームメモリに記憶させる
ものである。

（実施例） 第１図は、本発明の画像処理装置のブロック図であり、
第２図は、本発明の画像処理装置の演算を例を挙げて説
明する説明図である。

第１図中、１，２．３はそれぞれ演算がなされる１フレ
一１１分の画像データを記憶するフレームメモリであり
、４は演算結果の画像データにウィンドを掛けるウィン
ドデータを記憶するウィンドメモリである。５，６．７
は、フレームメモリ１．２．３の内の１つを選択してそ
の画像データの画素を１つづつ通過させるマルチプレク
サである。また、１．３，１４，１９，２０．２７は、
前述のマルチプレクサと同様の機能を持つマルチプレク
サである。８，９，１０，１１．１２は入力された１画
素分を記憶しシフトするシフトレジスタである。また、
１５．１６，２１．２２も同様な機能を持つシフトレジ
スタである。なお、シフ）・レジスタ８，９，１０．１
１と、シフトレジスタ１５．１６．１２と、シフトレジ
スタ２１，２２とはシフトクロックパルスによって同期
して作動されるように構成されている。１７．１８はＲ
ＡＭから構成される２種類の画像データに対応した演算
結果を出力するデータマツプ用の記憶装置であり、任意
に選ばれた１つの演算、例えば論理積算、論理和演算、
排他的論理演算、加算、減算、絶対値加算、絶対値減算
等の内の任意の１つがなされうるのと同等の機能を持つ
ものであり、以下演算器という。また２３はウィンドメ
モリ４からのウィンドデータに基づいて画像データにウ
ィンドを掛けて描画領域を指定するものであり、ＲＡＭ
から構成された演算器であり、論理積用のデータマツプ
である。２４はアップ（加算器）であり、演算器１７．
１８及び２３からの出力及び後述するシフトレジスタ２
５からの出力の内から任意に選ばれた出力を加算するも
のである。２８は、演算した結果の画像データの１フレ
一ム分を記憶するフレームメモリである。

次に本発明の画像処理装置の画像間論理演算動作につい
て説明する。

本発明の画像処理装置においては、フレームメモリ１，
２．３に記憶された画像データの全行、全列に対して演
算処理またはその結果にウィンドが掛けられるものであ
るが、演算またはウィンド処理はフレームメモリ１，２
．３の対応する同一行、同一列に対して読出される画素
データ毎に行なわれる。なお、例えばフレームメモリ１
と２との間でだけ演算が行なわれてもよいものである。

最初に、第１のシフトクロックによりフレームメモリ１
，２．３から対応する各画素データが読出され、マルチ
プレクサ５，６．７を通してシフトレジスタ８，９．１
０に任意に入力されて記憶される。なお、このときウィ
ンド処理を行なう場合にはウィンドメモリから対応する
行、列の論理値をシフトレジスタ１１に転送する。

そして、この状態で、シフトレジスタ８及び９に記憶し
た画素データが演算器１７に記憶される。また演算器１
７に記憶した演算結果はマルチプレクサ１３に転送され
る状態にある。

次に、第２のシフトクロックが出力されると、シフトレ
ジスタ８からの出力または演算器１７からの演算結果出
力のいずれか１つがマルチプレクサ１３によって選択さ
れ、シフＩ・レジスタ１５に入力される。これと同時に
、マルチプレクサ１４によってシフトレジスタ９または
１０からの出力のいずれか１つがシフトレジスタ１６に
記憶され、またシフトレジスタ１１からシフトレジスタ
１２に論理値が転送される。

そして、この状態で、シフトレジスタ１５及び１６から
の出力が演算器１８に記憶されている。

つまり、演算結果を出力しうる状態となっている。

次に、第３のシフトクロックが出力されると、前述と同
様に、シフトレジスタ２１にはマルチプレクサ１９を介
してシフトレジスタ１５がらの出力または演算器１８か
らの演算結果出力のいずれか１つが転送され、またシフ
トレジスタ２２にはマルチプレクサ２０を介してシフト
レジスタ１６または１２からの出力のいずれか１つが転
送される。

そして、シフトレジスタ２１及び２２に記憶されたデー
タは演算器２３に記憶される。なお、マルチプレクサ２
０でウィンドメモリ４からの論理値が選ばれた場合には
ウィンド処理がなされる。

次に、演算器２３に記憶されたデータは、マルチプレク
サ２７を介してフレームメモリ２８に転送される。

このようにして、複数の各種演算が行なわれるものであ
るが、本発明の画像処理装置の作動を例を挙げて以下に
説明する。

例えば、例として ［（（フレームメモリＡ　目とヱ」」　フレームメモリ
Ｂ）　　匠下ｊ　フレームメモリＣ）Ｘウィンドメモリ
］、さらに具体的な例として前述のＯＰＩが論理積であ
り、ＯＦ２が論理和である場合を挙げると、前述の式は
、 ［（（フレームメモリＡＸフレームメモリＢ）＋フレー
ムメモリＣ）Ｘウィンドメモリ］となる。

この演算は第２図に示すように次のように実行される。

すなわち、フレームメモＩＪ　１　、２　、３（すなわ
ちＡ、Ｂ、Ｃ）の同一列、同一行の画素データＡ′、　
　　′、Ｃ′が第１のシフトクロックでレジスタ８，９
．１０にそれぞれ転送される。

またこれと同時に、ウィンドメモリ４から論理値がシフ
トレジスタ１１に転送される。この状態でシフトレジス
タ８及び９の画素データＡ′及びＢ′が演算器１７に記
憶されＡ′×Ｂ′の結果が出力される状態になっている
。

次の第２シフトクロツクで、演算器１７から演算結果Ａ
′ＸＢ′がシフトレジスタ１５に入力され、これと同時
に、シフトレジスタｌＯから画素データＣ′がシフトレ
ジスタ１６に転送され、またシフトレジスタ１１からシ
フトレジスタ１２に論理値が転送される。

この状態でシフトレジスタ１５内のデータＡ′ＸＢ′及
びシフトレジスタ１６の画素データＣ′が演算器１８に
入力されて記憶され、その演算結果Ａ’ＸＢ′＋Ｃ’が
出力されうる状態になっている。

次に、第３シフトクロツクが出力されると、演算器１８
から演算結果Ａ”ＸＢ′＋Ｃ’がシフトレジスタ２１に
入力され、これと同時にシフトレジスタ１２からウィン
ドメモリからの論理値がシフトレジスタ２２に入力され
る。この状態で、演算器２３にはシフトレジスタ２１及
び２２のデータが入力され記憶されている。ウィンド処
理がなされた結果が読出し可能となった状態になる。

以下、演算器２３の演算結果はマルチプレクサ２７を介
してフレームメモリ２８への書込みデータＤ′として出
力される。

次に、本発明の画像処理装置の空間積和演算回路として
動作させる場合について説明する。

第３図は、３×３の空間積和演算の説明図で、第４図は
、空間積和演算をフレームメモリ１に格納しである画像
に対して実行する場合で、この場合、第３図に示す荷重
係数Ｗ　ｉ　、　ｊは、フレームメモリ２に記憶されて
いる。

第５図は、フレームメモリ１に格納されている２５６Ｘ
２５６の画素データの配列を示す。

始めにフレームメモリ２より、係数Ｗ１．１が読み出さ
れ、レジスタ９にセットされる。次に係数Ｗ２．１を読
み出し、レジスタ９にセットすると同時にレジスタ９の
内容をレジスタ１６に転送する。ひきつづきＷ３　、】
をレジスタ２２、Ｗ２．１をレジスタ１６、Ｗ３，１を
レジスタ９にセットする様に順次係数が読み出される。

ｊ＝１行の係数がレジスタ２２，１６．９にセットされ
た後に、フレームメモリｌより、第１列目の画素データ
Ｓ。、０より順次画素データを読み出す。

この様にしてレジスタ２１にＳ。、。、レジスタ１５に
８１　、。、レジスタ８にＳ２．。がセットされる状態
で、Ｓｌ　、１に対する空間積和演算の第１演算を実行
し、その結果をシフトレジスタ２５に格納する。この時
、ゲート回路２６の出力はゼロになる様に禁］Ｅされる
。

同様に、次の画素データＳｉｓ＋ｏを読み出し、レジス
タ８．１５．２１の内容を右に１列シフトす゛ることに
より、Ｓ２，１の第１演算を実行する。この様に、順次
レジスタ８にＳ　　、レジメ２５ｇ、０ り１５にＳ　゛。、レジスタ２１にＳ　　　。が２５４
−　　　　　　　　　　　　　　　　　　　　　２５３
＋セットされるまで繰返し実行する。これによりＳｌ　
、１〜５ｔ５４．１に対する第１演算の結果がシフトレ
ジスタ２５に格納される。

次にフレームメモリ２より、前回と同様に係数を読み出
しシフトを行なってレジスタ２２にＷｌ　、２、レジス
タ１６にｗ２，２およびレジスタ９にＷ５．２をセット
する。そして、フレームメモリ１より、第２列の画素デ
ータＳ。、□より順次読み出し、Ｓｌ　、１〜ｓｚｇ＜
、】に対する第２演算を行なう。この時ゲート回路２６
を用いて、シフトレジスタ２５には、第１演算と第２演
算との和を格納する。

３回目は、係数をレジスタ２２にＷ、、３、レジスタ１
６にＷ２＋５＋　レジスタ９にＷ３．５をセットシ、フ
レームメモリ１より第３列の画素データをＳ。、２より
順次読み出す。今回のアップ２４出力は、Ｓｌ　、】〜
ＳＱ％　＋　１に対する３×３積和演算の結果となる。

これをマルチプレクサ２７を介してフレームメモリ２８
に書込むことによりＳｌ　、１〜３６Ｇ、１の１行の演
算を終了する。以上の演算を１行づつ下にずらして繰返
すことにより、Ｓｌ、、ＺＳ”４〜３Ｍ４　＋２５４ま
で実行される。

以上により、■フレーム分の３Ｘ３積和演算が終了する
。

（発明の効果） 以上説明したように、本発明によると、処理対像となる
１画面分の画素データに対して、連続的に複数の演算処
理を施すような場合、簡単な構成のハードウェアにより
迅速正確に画像処理が可能な画像処理装置が得られる。

また本発明においては、複雑な演算装置を用いないでＲ
ＡＭを用いたため低価格で構成され高速に画像処理が行
なえるものである。

【図面の簡単な説明】

第１図は、本発明の画像処理装置のブロック図である。 第２図は、本発明の画像処理装置の演算を例を挙げて説
明する説明図である。 第３図は、３行×３列の空間積和演算の説明図である。 第４図は、フレームメモリに対する空間積和病算器の一
例を示すブロック図である。 第５図は、２５６Ｘ２５６の画素データの配列を示す説
明図である。 １．２．３　　・・・　フレームメモリ、４　・・・ウ
ィンドメモリ、１７，１８．２３　　・・・　演　算器
、２４　・・・　アッタ、２８　　・・・　フレームメ
モリ、５，６，７，１３，１４，１９，２０．２７・・
・　マルチプレクサ、８，９，１０，１１，１２．１５
．１Ｂ、２１．２２　　・・・　シフトレジスタ、２５
　・・・　シフトレジスタ、２６　・・・　ケート回路
。 特許出願人　　ファナック株式会社 代　　理　　人　　　弁理士　　辻　　　　　實Ｘ→

Claims (2)

【特許請求の範囲】
1. （１）複数の画像データどうしを演算処理する手段を複
   数段重ねて画像処理演算を行う画像処理装置において、 １フレーム分の画像を記憶する複数個のフレームメモリ
   と、 各フレームメモリから読み出された画像データを含む２
   種類の画像データで位置付けられ、これら画像データの
   演算結果を記憶し、かつ２種類の画像データに対応した
   演算結果を出力する複数のデータマップ用の記憶装置と
   、 各データマップ用の記憶装置から出力される論理演算結
   果を加算する加算器と、 該加算器の出力およびデータマップ用の記憶装置から出
   力される処理済みの画像データとしての論理演算結果を
   記憶する結果記憶装置と、 を有することを特徴とする画像処理装置。
2. （２）各フレームメモリから読み出された画像データを
   含む２種類の画像データは、描画領域を指定するウィン
   ドウメモリからのデータを含むことを特徴とする特許請
   求の範囲第（１）項記載の画像処理装置。