JP2001067338A - 高速たたみ込み演算方式とその演算器および高速補間方式と高速補間器 - Google Patents
高速たたみ込み演算方式とその演算器および高速補間方式と高速補間器Info
- Publication number
- JP2001067338A JP2001067338A JP24244199A JP24244199A JP2001067338A JP 2001067338 A JP2001067338 A JP 2001067338A JP 24244199 A JP24244199 A JP 24244199A JP 24244199 A JP24244199 A JP 24244199A JP 2001067338 A JP2001067338 A JP 2001067338A
- Authority
- JP
- Japan
- Prior art keywords
- sum
- input
- product
- calculation unit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】
【課題】 高速、小型、安価で容易に並列度及び次元を
変更可能なたたみ込み積分演算器兼補間器を提供する。 【解決手段】 メモリデータ列を所定数ｍ毎に順次読み
込みシフトして出力するバレルシフタと、２個の入力ａ
と入力ｂとを接続し、重みＷと入力ｂとの積及び入力ａ
の和を出力する出力ｆと、入力ｂを出力とする出力ｇと
を有する積和計算部の複数個を縦に接続した積和計算部
列を所定数ｍ列分だけ有し、メモリデータからの第１行
目の各積和計算部の入力ｂを、出力ｆから順次下の行の
積和計算部の入力ａへ、出力ｇから左隣で下の行の積和
計算部の入力ｂへと順次出力し処理する。
変更可能なたたみ込み積分演算器兼補間器を提供する。 【解決手段】 メモリデータ列を所定数ｍ毎に順次読み
込みシフトして出力するバレルシフタと、２個の入力ａ
と入力ｂとを接続し、重みＷと入力ｂとの積及び入力ａ
の和を出力する出力ｆと、入力ｂを出力とする出力ｇと
を有する積和計算部の複数個を縦に接続した積和計算部
列を所定数ｍ列分だけ有し、メモリデータからの第１行
目の各積和計算部の入力ｂを、出力ｆから順次下の行の
積和計算部の入力ａへ、出力ｇから左隣で下の行の積和
計算部の入力ｂへと順次出力し処理する。
Description
【０００１】
【産業上の利用分野】本発明は、情報処理関係で広く用
いられるとともにリサンプリング技術によるたたみ込み
積分（コンボリューション）を高速に行う演算方式とそ
の演算器に関するものである。
いられるとともにリサンプリング技術によるたたみ込み
積分（コンボリューション）を高速に行う演算方式とそ
の演算器に関するものである。
【０００２】また、本発明は積和で用いる重みを適切に
用いることにより高速な補間方式又は補間器ともなる。
用いることにより高速な補間方式又は補間器ともなる。
【０００３】
【従来の技術】式（１）は二次元コンボリューションを
示す式である。
示す式である。
【０００４】
【数１】
【０００５】但し、Ｓｍｎは位置（ｍ，ｎ）における計
算結果 Ｗｌｋはコンボリューション領域（ｌ，ｋ）における重
み Ｖｃｄはコンボリューション操作を受ける位置（ｃ，
ｄ）における入力データ ａはコンボリューション領域の広さ、である。
算結果 Ｗｌｋはコンボリューション領域（ｌ，ｋ）における重
み Ｖｃｄはコンボリューション操作を受ける位置（ｃ，
ｄ）における入力データ ａはコンボリューション領域の広さ、である。
【０００６】式（１）を実現したものが、従来から用い
られている高速演算器である。従来の方法を図２により
説明する。図２は、二次元コンボリューション計算を高
速に行う従来の演算器である。図中、Ｖｉｊ（ｉ＝１，
２，３，４，５，ｊ＝１，２，３，４，５）はコンボリ
ューション演算を受けるデータ、Ｗｉｊ（ｉ＝−１，
０，１，ｊ＝−１，０，１）はコンボリューションの核
（カーネル）を示す重み係数である。また、図では３×
３コンボリューション領域を用いてＶ３４を中心とする
コンボリューションの例を示している。図２において、
メモリ２０１を表わす枠内の最外周に“０”によって埋
められた領域は、コンボリューションにおいて端の処理
のためにデータ側に等価的に処理を行なわせるため持た
せたデータ“０”である。
られている高速演算器である。従来の方法を図２により
説明する。図２は、二次元コンボリューション計算を高
速に行う従来の演算器である。図中、Ｖｉｊ（ｉ＝１，
２，３，４，５，ｊ＝１，２，３，４，５）はコンボリ
ューション演算を受けるデータ、Ｗｉｊ（ｉ＝−１，
０，１，ｊ＝−１，０，１）はコンボリューションの核
（カーネル）を示す重み係数である。また、図では３×
３コンボリューション領域を用いてＶ３４を中心とする
コンボリューションの例を示している。図２において、
メモリ２０１を表わす枠内の最外周に“０”によって埋
められた領域は、コンボリューションにおいて端の処理
のためにデータ側に等価的に処理を行なわせるため持た
せたデータ“０”である。
【０００７】メモリ２０１から行内のデータ（入力Ｖ
ｉｊ）が３個の１Ｄコンボルバー２０２、２０３、２０
４に逐次読み込まれ、１次元コンボリューションが行な
われる。各１Ｄコンボルバー２０２には、データを入力
して１個ずつシフトする３個のシフター２０５、２０
６、２０７、３個の重み係数部２０８、２０９、２１
０、３個の乗算器２１１、２１２、２１３と、２個の加
算器２１４、２１５とを備え、１Ｄコンボルバー２０
２、２０３の出力を加算する加算器２１６と、さらに加
算器２１６の出力と１Ｄコンボルバー２０４の出力を加
算する加算器２１７で構成される。各１Ｄコンボルバー
２０２、２０３、２０４内の乗算、加算の処理はパイプ
ライン的に行なわれる。３個の１Ｄコンボルバー２０
２、２０３、２０４の計算結果を加算して、２Ｄコンボ
ルバーを構成している。
ｉｊ）が３個の１Ｄコンボルバー２０２、２０３、２０
４に逐次読み込まれ、１次元コンボリューションが行な
われる。各１Ｄコンボルバー２０２には、データを入力
して１個ずつシフトする３個のシフター２０５、２０
６、２０７、３個の重み係数部２０８、２０９、２１
０、３個の乗算器２１１、２１２、２１３と、２個の加
算器２１４、２１５とを備え、１Ｄコンボルバー２０
２、２０３の出力を加算する加算器２１６と、さらに加
算器２１６の出力と１Ｄコンボルバー２０４の出力を加
算する加算器２１７で構成される。各１Ｄコンボルバー
２０２、２０３、２０４内の乗算、加算の処理はパイプ
ライン的に行なわれる。３個の１Ｄコンボルバー２０
２、２０３、２０４の計算結果を加算して、２Ｄコンボ
ルバーを構成している。
【０００８】
【発明が解決しようとする課題】図２の例で説明した従
来法によると、コンボルバーの構成で必要となる乗算器
と、コンボリューション領域との関係は表１となる。
来法によると、コンボルバーの構成で必要となる乗算器
と、コンボリューション領域との関係は表１となる。
【０００９】
【表１】
【００１０】表１に示すように、従来法ではコンボリュ
ーション領域をａとしたとき、２Ｄコンボルバーではａ
２、３Ｄコンボルバーでａ３個必要となる。加算器につ
いても同程度の大きさで必要となる。このことから、コ
ンボリューション領域又はコンボリューション次元の増
加に伴い乗算器の数が急激に増加して、実際上、広領域
のコンボルバーの構成が困難あるいは高価であった。
ーション領域をａとしたとき、２Ｄコンボルバーではａ
２、３Ｄコンボルバーでａ３個必要となる。加算器につ
いても同程度の大きさで必要となる。このことから、コ
ンボリューション領域又はコンボリューション次元の増
加に伴い乗算器の数が急激に増加して、実際上、広領域
のコンボルバーの構成が困難あるいは高価であった。
【００１１】本発明は、従来法が必要とする乗算器及び
加算器を、応用上充分な計算式の簡略化により削減し、
高速なコンボルバーを構成することを目的とする。
加算器を、応用上充分な計算式の簡略化により削減し、
高速なコンボルバーを構成することを目的とする。
【００１２】また、このとき、容易にパイプラインを実
行する処理機構の追加により処理速度を向上させること
ができる構成、計算機構を変更することなく処理性能
を、処理機構が追加されただけ向上するすなわちスケー
ラビリティを保つ機構、を持つことも目的とする。
行する処理機構の追加により処理速度を向上させること
ができる構成、計算機構を変更することなく処理性能
を、処理機構が追加されただけ向上するすなわちスケー
ラビリティを保つ機構、を持つことも目的とする。
【００１３】さらに、演算器の構成を変えることなく、
重み係数の変更のみにより、高速補間器としての機能も
兼ね備える演算器の構成を目的とした。
重み係数の変更のみにより、高速補間器としての機能も
兼ね備える演算器の構成を目的とした。
【００１４】
【００１５】上記課題を解決するため本発明に係る高速
たたみ込み方式および演算器を以下のように構成した。
たたみ込み方式および演算器を以下のように構成した。
【００１６】２個の入力ａと入力ｂとを接続し、重みＷ
と前記入力ｂとの積及び前記入力ａの和を出力する出力
ｆと、前記入力ｂを出力とする出力ｇとを有する積和計
算部とを備える。
と前記入力ｂとの積及び前記入力ａの和を出力する出力
ｆと、前記入力ｂを出力とする出力ｇとを有する積和計
算部とを備える。
【００１７】このとき、２個の入力ａと入力ｂとを接続
し、重みＷと前記入力ｂとの積及び前記入力ａの和を出
力する出力ｆと、前記入力ｂを出力とする出力ｇとを有
する積和計算部の複数個を縦に接続し、第１行目の積和
計算部の入力ａに０、入力ｂにメモリデータを接続し、
第２行目以降の積和計算部の各入力ａに前行の積和計算
部の出力ｆを接続し、各入力ｂに前行の積和計算部の出
力ｇを接続する。
し、重みＷと前記入力ｂとの積及び前記入力ａの和を出
力する出力ｆと、前記入力ｂを出力とする出力ｇとを有
する積和計算部の複数個を縦に接続し、第１行目の積和
計算部の入力ａに０、入力ｂにメモリデータを接続し、
第２行目以降の積和計算部の各入力ａに前行の積和計算
部の出力ｆを接続し、各入力ｂに前行の積和計算部の出
力ｇを接続する。
【００１８】そして、メモリデータ列を所定数ｍ毎に順
次読み込みシフトして出力するバレルシフタと、２個の
入力ａと入力ｂとを接続し、重みＷと前記入力ｂとの積
及び前記入力ａの和を出力する出力ｆと、前記入力ｂを
出力とする出力ｇとを有する積和計算部の複数個を縦に
接続した積和計算部列を前記所定数ｍ列分だけ有し、前
記各積和計算部列の第１行目の積和計算部の各入力ａに
０、入力ｂに前記バレルシフタの各出力を接続し、前記
各積和計算部列の第２行目以降の積和計算部の各入力ａ
に各列の前行の積和計算部の出力ｆを接続し、第ｍ列目
の入力ｂに前行目であって第１列目の出力ｇを接続する
とともに第１列目から第（ｍ−１）列目の各入力ｂに前
行であって次列の積和計算部の出力ｇを接続したものと
する。
次読み込みシフトして出力するバレルシフタと、２個の
入力ａと入力ｂとを接続し、重みＷと前記入力ｂとの積
及び前記入力ａの和を出力する出力ｆと、前記入力ｂを
出力とする出力ｇとを有する積和計算部の複数個を縦に
接続した積和計算部列を前記所定数ｍ列分だけ有し、前
記各積和計算部列の第１行目の積和計算部の各入力ａに
０、入力ｂに前記バレルシフタの各出力を接続し、前記
各積和計算部列の第２行目以降の積和計算部の各入力ａ
に各列の前行の積和計算部の出力ｆを接続し、第ｍ列目
の入力ｂに前行目であって第１列目の出力ｇを接続する
とともに第１列目から第（ｍ−１）列目の各入力ｂに前
行であって次列の積和計算部の出力ｇを接続したものと
する。
【００１９】さらに、メモリデータ列を所定数ｍ毎に順
次読み込みシフトして出力するバレルシフタと、２個の
入力ａと入力ｂとを接続し、重みＷと前記入力ｂとの積
及び前記入力ａの和を出力する出力ｆと、前記入力ｂを
出力とする出力ｇとを有する積和計算部の複数個を縦に
接続した積和計算部列を前記所定数ｍ列分だけ有し、前
記各積和計算部列の第２行目以降の積和計算部の各入力
ａに各列の前行の積和計算部の出力ｆを接続し、第ｍ列
目の入力ｂに前行目であって第１列目の出力ｇを接続す
るとともに第１列目から第（ｍ−１）列目の各入力ｂに
前行であって次列の積和計算部の出力ｇを接続した積和
計算群を複数備え、第１番目の積和計算群の前記各積和
計算部列の第１行目の積和計算部の各入力ａに０、入力
ｂに前記バレルシフタの各出力を接続し、第２番目以降
の積和計算群の前記各積和計算部列の第１行目の積和計
算部の各入力ａに０、入力ｂに前番目の積和計算群の最
終行の積和計算部の出力ｆを接続したものとしてもよ
い。
次読み込みシフトして出力するバレルシフタと、２個の
入力ａと入力ｂとを接続し、重みＷと前記入力ｂとの積
及び前記入力ａの和を出力する出力ｆと、前記入力ｂを
出力とする出力ｇとを有する積和計算部の複数個を縦に
接続した積和計算部列を前記所定数ｍ列分だけ有し、前
記各積和計算部列の第２行目以降の積和計算部の各入力
ａに各列の前行の積和計算部の出力ｆを接続し、第ｍ列
目の入力ｂに前行目であって第１列目の出力ｇを接続す
るとともに第１列目から第（ｍ−１）列目の各入力ｂに
前行であって次列の積和計算部の出力ｇを接続した積和
計算群を複数備え、第１番目の積和計算群の前記各積和
計算部列の第１行目の積和計算部の各入力ａに０、入力
ｂに前記バレルシフタの各出力を接続し、第２番目以降
の積和計算群の前記各積和計算部列の第１行目の積和計
算部の各入力ａに０、入力ｂに前番目の積和計算群の最
終行の積和計算部の出力ｆを接続したものとしてもよ
い。
【００２０】上記構成において、積和計算部列又は積和
計算群の積和計算部に与える重みを書き込み可能なメモ
リに格納して高速補間方式および高速補間器を構成する
ことができる。
計算群の積和計算部に与える重みを書き込み可能なメモ
リに格納して高速補間方式および高速補間器を構成する
ことができる。
【００２１】そして、上記積和計算部の重みを、たたみ
込み積分を受ける位置と所定範囲の距離との関数により
計算し、書き込み可能なメモリに格納した構成にするこ
とができる。
込み積分を受ける位置と所定範囲の距離との関数により
計算し、書き込み可能なメモリに格納した構成にするこ
とができる。
【００２２】従来の技術の説明における上記式（１）
は、二次元のコンボリューション計算を示すものである
が、多くの実用上の諸利用では、Ｗｉｊは任意性（独立
性）を持つ必要がない。実用上（あるいは応用上）有用
なカーネルの重みＷｉｊは、Ｗ ｉｊ＝Ｗｉ・Ｗｊと分離
可能である。
は、二次元のコンボリューション計算を示すものである
が、多くの実用上の諸利用では、Ｗｉｊは任意性（独立
性）を持つ必要がない。実用上（あるいは応用上）有用
なカーネルの重みＷｉｊは、Ｗ ｉｊ＝Ｗｉ・Ｗｊと分離
可能である。
【００２３】例えば、二次コンボリューションの主要応
用である空間フィルタで用いられる二次元ＳＩＮＣ関数
はこの例である。次にその例を示す。
用である空間フィルタで用いられる二次元ＳＩＮＣ関数
はこの例である。次にその例を示す。
【００２４】
【数２】
【００２５】Ｗｉｊが分離可能であるカーネルの類（あ
るいはクラス）に応用を限定すれば（応用上のほとんど
はこの類）式（１）は
るいはクラス）に応用を限定すれば（応用上のほとんど
はこの類）式（１）は
【００２６】
【数３】
【００２７】となる。
【００２８】式（１）の計算と式（２）による計算で必
要とされる計算量を比較すれば、式（１）では、コンボ
リューション領域をａとすれば、ａ２の積・和計算が必
要である。一方、式（２）では２ａの積和・計算で実現
が可能である。
要とされる計算量を比較すれば、式（１）では、コンボ
リューション領域をａとすれば、ａ２の積・和計算が必
要である。一方、式（２）では２ａの積和・計算で実現
が可能である。
【００２９】次ぎに三次元コンボルバーに関して同様の
説明を行なう。三次元コンボリューション計算は次の式
（３）に示される。
説明を行なう。三次元コンボリューション計算は次の式
（３）に示される。
【００３０】
【数４】
【００３１】Ｗｌｋｐ＝ＷｌＷｋＷｐと分離可能な応用
上有用なカーネルを対象とすれば式（３）は計算式
（４）となる。
上有用なカーネルを対象とすれば式（３）は計算式
（４）となる。
【００３２】
【数５】
【００３３】前と同様に、通常の場合の式（３）のコン
ボリューションは領域を一辺ａとすれば、ａ３個の積和
計算が必要である。一方、式（４）の計算は、３ａの積
和計算で処理が可能である。ａが大きくなるに従い、こ
の差は顕著になる。
ボリューションは領域を一辺ａとすれば、ａ３個の積和
計算が必要である。一方、式（４）の計算は、３ａの積
和計算で処理が可能である。ａが大きくなるに従い、こ
の差は顕著になる。
【００３４】たたみ込み積分は、注目するサンプル点の
位置のたたみ込み値を求めるのに、注目点の周辺の既知
の値を用いて計算する。従って、通常この用途は、原信
号の空間周波数を低下させること（フィルタリング）に
用いられる。
位置のたたみ込み値を求めるのに、注目点の周辺の既知
の値を用いて計算する。従って、通常この用途は、原信
号の空間周波数を低下させること（フィルタリング）に
用いられる。
【００３５】これと対極にあるのが、補間である。これ
は、サンプル点の位置を周辺の既値信号を用いて空間周
波数は適切として推測するものである。即ち、サンプル
位置での推定が、ナイキスト周波数による影響を受けな
い。
は、サンプル点の位置を周辺の既値信号を用いて空間周
波数は適切として推測するものである。即ち、サンプル
位置での推定が、ナイキスト周波数による影響を受けな
い。
【００３６】補間法には、各種あるが、サンプル点と既
値信号点位置が、一致するとき、既値を出力する「ラグ
ランジェ」補間が広く用いられている。
値信号点位置が、一致するとき、既値を出力する「ラグ
ランジェ」補間が広く用いられている。
【００３７】本発明は、補間の次数を拡大可能かつ高速
な「ラグランジェ補間」を行なう演算器として用いるこ
とが可能である。通常の方法では、パイプライン間での
情報授受のため、パイプライン化による高速補間器の構
成は困難であった。
な「ラグランジェ補間」を行なう演算器として用いるこ
とが可能である。通常の方法では、パイプライン間での
情報授受のため、パイプライン化による高速補間器の構
成は困難であった。
【００３８】次数ａのラグランジェ補間式は式（５）で
ある。
ある。
【００３９】
【数６】
【００４０】ここにｘはサンプル位置、ｘｉは値を持つ
格子点位置、ｆ（ｘｉ）はｘｉでの信号値とする。次数
ａを固定しても一般性を失わないので、ａを３、即ち、
次数３のラグランジェ補間に関して説明する。
格子点位置、ｆ（ｘｉ）はｘｉでの信号値とする。次数
ａを固定しても一般性を失わないので、ａを３、即ち、
次数３のラグランジェ補間に関して説明する。
【００４１】式（５）は、ａ＝３とすれば式（６）とな
る。
る。
【００４２】
【数７】
【００４３】このとき、格子点位置（信号を持つ位置）
に次の関係式（７）があるとすれば、計算分離可能であ
る。
に次の関係式（７）があるとすれば、計算分離可能であ
る。
【００４４】
【数８】
【００４５】式（８）に分離した計算式を示す。
【００４６】
【数９】
【００４７】即ち、重みＷｉが距離（ｘ−ｘｉ）の関数
として表わされる。このことが、パイプライン化した補
間器を構成する上でよい性質を持つ。即ち、Ｗｉ［ｘ−
ｘｉ］ｆ（ｘｉ）とＷｊ［ｘ−ｘｊ］ｆ（ｘｊ）が分離
されているので、他の演算と独立に並列処理可能とな
る。
として表わされる。このことが、パイプライン化した補
間器を構成する上でよい性質を持つ。即ち、Ｗｉ［ｘ−
ｘｉ］ｆ（ｘｉ）とＷｊ［ｘ−ｘｊ］ｆ（ｘｊ）が分離
されているので、他の演算と独立に並列処理可能とな
る。
【００４８】ラグランジェ補間式（８）を、Ｘ方向及び
Ｙ方向に適用すれば、２次元３次のラグランジェ補間と
なる。また、Ｘ，Ｙ，Ｚ方向に適用すれば、３次元３次
のラグランジェ補間となる。
Ｙ方向に適用すれば、２次元３次のラグランジェ補間と
なる。また、Ｘ，Ｙ，Ｚ方向に適用すれば、３次元３次
のラグランジェ補間となる。
【００４９】図３にｘ（あるいはｉ）、ｙ（あるいは
ｊ）方向へ、独立に式（８）のラグランジェ補間を適用
する模式図を示す。図３において、×はデータを持つ格
子点位置、・はリサンプリングにより、データを推定す
る位置、Ｖｉｊは格子点ｉｊ（上の×印で示した位置）
におけるボクセル値（Voxel）であり、式（８）中のｆ
（ｘ１），ｆ（ｘ２），ｆ（ｘ３）に相当する。ｄｉは
リサンプリングを行なう位置と格子点位置（データを持
つ）間の距離であり、式（８）中にある［ｘ−ｘ １］
［ｘ−ｘ２］［ｘ−ｘ３］に相当する。図３は、リサン
プリングにより位置ｐ（図３で・で表わされる。）のデ
ータを推定する場合を示していて、円で囲まれた格子の
交点（×）の位置は、式（８）においてｘ１，ｘ２，ｘ
３，ｙ１，ｙ ２，ｙ３，ｚ１，ｚ２，ｚ３で表わされ
る。また、ｘｉ（ｘ１，ｘ２，ｘ３，ｙ １，ｙ２，
ｙ３，ｚ１，ｚ２，ｚ３）を用いて位置ｐ（ｘ）の位置
のデータを推定するための重みＷを、［ｘ−ｘｉ］の関
数としてルックアップテーブルより求める。
ｊ）方向へ、独立に式（８）のラグランジェ補間を適用
する模式図を示す。図３において、×はデータを持つ格
子点位置、・はリサンプリングにより、データを推定す
る位置、Ｖｉｊは格子点ｉｊ（上の×印で示した位置）
におけるボクセル値（Voxel）であり、式（８）中のｆ
（ｘ１），ｆ（ｘ２），ｆ（ｘ３）に相当する。ｄｉは
リサンプリングを行なう位置と格子点位置（データを持
つ）間の距離であり、式（８）中にある［ｘ−ｘ １］
［ｘ−ｘ２］［ｘ−ｘ３］に相当する。図３は、リサン
プリングにより位置ｐ（図３で・で表わされる。）のデ
ータを推定する場合を示していて、円で囲まれた格子の
交点（×）の位置は、式（８）においてｘ１，ｘ２，ｘ
３，ｙ１，ｙ ２，ｙ３，ｚ１，ｚ２，ｚ３で表わされ
る。また、ｘｉ（ｘ１，ｘ２，ｘ３，ｙ １，ｙ２，
ｙ３，ｚ１，ｚ２，ｚ３）を用いて位置ｐ（ｘ）の位置
のデータを推定するための重みＷを、［ｘ−ｘｉ］の関
数としてルックアップテーブルより求める。
【００５０】
【実施例】以下本発明の一実施例について図により説明
する。図４は、この演算器に用いられる基本要素である
積和計算部Ｍを示す。この積和計算部Ｍは、２個の入力
ａと入力ｂとを接続し、重みＷと前記入力ｂとの積及び
前記入力ａの和を出力する出力ｆと、前記入力ｂを出力
とする出力ｇとを有する。入力ａと入力ｂのそれぞれに
入力されると、出力ｆにｆ＝ａ＋ｂＷが、また、出力ｇ
にｇ＝ｂがそれぞれ出力される。
する。図４は、この演算器に用いられる基本要素である
積和計算部Ｍを示す。この積和計算部Ｍは、２個の入力
ａと入力ｂとを接続し、重みＷと前記入力ｂとの積及び
前記入力ａの和を出力する出力ｆと、前記入力ｂを出力
とする出力ｇとを有する。入力ａと入力ｂのそれぞれに
入力されると、出力ｆにｆ＝ａ＋ｂＷが、また、出力ｇ
にｇ＝ｂがそれぞれ出力される。
【００５１】図１は本発明に係る高速たたみ込み演算器
の一実施例である。実施例として、並列度４、コンボリ
ューション領域３×３の二次元コンボルバーの構成例を
示した。図１において、１０１はメモリ部、１０２はバ
レルシフタ、１０３ａは積和計算部Ｍｉｊを縦に３個、
横に４個備えた第１の積和計算群、１０３ｂは同様の第
２の積和計算群である。各積和計算群１０３ａ，ｂは積
和計算部Ｍとラッチ（レジスタ）Ｌと遅延器Ｄとセレク
ターＳとを備え、縦方向に３個接続した積和計算列を、
横方向に４個配列した積和計算部Ｍｉｊ（ｉ＝１，２，
３，ｊ＝１，２，３，４）を配置する。第１群の積和計
算群１０３ａにおいて、第１行目の積和計算部Ｍ１ｊの
入力ａに０、入力ｂにメモリデータを接続する。第２行
目以降の積和計算部Ｍｉｊ（ｉ＝２，３，ｊ＝１，２，
３，４）の各入力ａに遅延器Ｄを介して前行の積和計算
部Ｍ（ｉ−１）ｊ（ｉ＝２，３，ｊ＝１，２，３，４）
の出力ｆを接続する。最終行を除く行即ち第１行目から
第２行目までであって第１列目の積和計算部Ｍｉ１（ｉ
＝１，２，）の出力ｇを直接あるいはラッチＬのいずれ
かを選択するセレクターＳを介して第２行目以降であり
最終列即ち第４列目の積和計算部Ｍｉ４（ｉ＝２，３）
の各入力ｂに接続する。第１行目から第２行目までであ
って第２列目から最終列即ち第４列の積和計算部Ｍｉｊ
（ｉ＝１，２，ｊ＝２，３，４）の出力ｇを遅延器Ｄを
介して次行であって前列の積和計算部Ｍ
（ｉ＋１）（ｊ−１）（ｉ＝１，２，ｊ＝２，３，４）
の入力ｂに接続する。
の一実施例である。実施例として、並列度４、コンボリ
ューション領域３×３の二次元コンボルバーの構成例を
示した。図１において、１０１はメモリ部、１０２はバ
レルシフタ、１０３ａは積和計算部Ｍｉｊを縦に３個、
横に４個備えた第１の積和計算群、１０３ｂは同様の第
２の積和計算群である。各積和計算群１０３ａ，ｂは積
和計算部Ｍとラッチ（レジスタ）Ｌと遅延器Ｄとセレク
ターＳとを備え、縦方向に３個接続した積和計算列を、
横方向に４個配列した積和計算部Ｍｉｊ（ｉ＝１，２，
３，ｊ＝１，２，３，４）を配置する。第１群の積和計
算群１０３ａにおいて、第１行目の積和計算部Ｍ１ｊの
入力ａに０、入力ｂにメモリデータを接続する。第２行
目以降の積和計算部Ｍｉｊ（ｉ＝２，３，ｊ＝１，２，
３，４）の各入力ａに遅延器Ｄを介して前行の積和計算
部Ｍ（ｉ−１）ｊ（ｉ＝２，３，ｊ＝１，２，３，４）
の出力ｆを接続する。最終行を除く行即ち第１行目から
第２行目までであって第１列目の積和計算部Ｍｉ１（ｉ
＝１，２，）の出力ｇを直接あるいはラッチＬのいずれ
かを選択するセレクターＳを介して第２行目以降であり
最終列即ち第４列目の積和計算部Ｍｉ４（ｉ＝２，３）
の各入力ｂに接続する。第１行目から第２行目までであ
って第２列目から最終列即ち第４列の積和計算部Ｍｉｊ
（ｉ＝１，２，ｊ＝２，３，４）の出力ｇを遅延器Ｄを
介して次行であって前列の積和計算部Ｍ
（ｉ＋１）（ｊ−１）（ｉ＝１，２，ｊ＝２，３，４）
の入力ｂに接続する。
【００５２】第２の積和計算群１０３ｂは、第１行目の
積和計算部Ｍ１ｊの入力ｂに前群である第１の積和計算
群１０３ａの最終行（第４行）の積和計算部Ｍ３ｊの出
力ｆを接続し、第２行目以降の積和計算部Ｍｉｊ（ｉ＝
２，３，ｊ＝１，２，３，４）の各入力ａに遅延器Ｄ
（を介して前行の積和計算部Ｍ（ｉ−１）ｊ（ｉ＝２，
３，ｊ＝１，２，３，４）の出力ｆを接続する。そのほ
かは、第１の積和計算群１０３ａの構成と同様である。
積和計算部Ｍ１ｊの入力ｂに前群である第１の積和計算
群１０３ａの最終行（第４行）の積和計算部Ｍ３ｊの出
力ｆを接続し、第２行目以降の積和計算部Ｍｉｊ（ｉ＝
２，３，ｊ＝１，２，３，４）の各入力ａに遅延器Ｄ
（を介して前行の積和計算部Ｍ（ｉ−１）ｊ（ｉ＝２，
３，ｊ＝１，２，３，４）の出力ｆを接続する。そのほ
かは、第１の積和計算群１０３ａの構成と同様である。
【００５３】ラッチＬ及びセレクターＳは、第１列の積
和計算部Ｍｉ１（ｉ＝１，２）の出力ｇのデータが最終
列の積和計算部Ｍｉ４（ｉ＝２，３）の入力ｂへ、必要
な時刻に入力可能となるように合わせるためのデータ保
持及び選択に用いられる。
和計算部Ｍｉ１（ｉ＝１，２）の出力ｇのデータが最終
列の積和計算部Ｍｉ４（ｉ＝２，３）の入力ｂへ、必要
な時刻に入力可能となるように合わせるためのデータ保
持及び選択に用いられる。
【００５４】また、遅延器Ｄは積和計算部Ｍｉｊ（ｉ＝
１，２，ｊ＝２，３，４）のデータが１つ下行で左側の
積和計算部Ｍｉｊ（ｉ＝２，３，ｊ＝１，２，３）に伝
播するデータとのタイミングを合わせるためのものであ
る。また、（ｎ／Ｎｐ）で表わされる遅延器のｎはボリ
ューム（コンボリューション領域）の一辺を規定するデ
ータ数、Ｎｐは並列処理するパイプライン（積和計算部
Ｍの列）数を示す。
１，２，ｊ＝２，３，４）のデータが１つ下行で左側の
積和計算部Ｍｉｊ（ｉ＝２，３，ｊ＝１，２，３）に伝
播するデータとのタイミングを合わせるためのものであ
る。また、（ｎ／Ｎｐ）で表わされる遅延器のｎはボリ
ューム（コンボリューション領域）の一辺を規定するデ
ータ数、Ｎｐは並列処理するパイプライン（積和計算部
Ｍの列）数を示す。
【００５５】並列度の向上は列（パイプライン）を横に
追加することにより実施できる。又、コンボリューショ
ン領域の拡大は、パイプラインの縦方向の重みＷを下方
向に追加することにより、容易に実施できる。図５に第
２の積和計算群１０３ｂの下に第３の積和計算群１０３
ｃを第２の積和計算群１０３ｂと同様に接続した例を示
す。但し、メモリ部１０１及びバレル・シフター１０２
は図示していない。第３の積和計算群１０３ｃでは、各
列の各積和計算部Ｍの出力ｆと入力ａとの間に（ｎ２／
Ｎｐ）の遅延器が接続される。これにより、コンボリュ
ーション領域の拡大を図っている。
追加することにより実施できる。又、コンボリューショ
ン領域の拡大は、パイプラインの縦方向の重みＷを下方
向に追加することにより、容易に実施できる。図５に第
２の積和計算群１０３ｂの下に第３の積和計算群１０３
ｃを第２の積和計算群１０３ｂと同様に接続した例を示
す。但し、メモリ部１０１及びバレル・シフター１０２
は図示していない。第３の積和計算群１０３ｃでは、各
列の各積和計算部Ｍの出力ｆと入力ａとの間に（ｎ２／
Ｎｐ）の遅延器が接続される。これにより、コンボリュ
ーション領域の拡大を図っている。
【００５６】実施例の高速補間器への適用は、図１及び
図５の構成はそのままにして、重みの変更により実現す
る。重みは以下の式（９）のように距離の関数として表
わされる。このとき、各格子点（図３参照）における重
みは、予めルック・アップ・テーブルに書き込んでおく
ことにより実現する。各格子点の位置をアドレスとして
前記ルック・アップ・テーブルよりその点の重みを読み
出す。このテーブルを書き換えることにより、積和計算
部が例えばラグランジェ補間器になったり、通常のたた
み込み演算器になる。
図５の構成はそのままにして、重みの変更により実現す
る。重みは以下の式（９）のように距離の関数として表
わされる。このとき、各格子点（図３参照）における重
みは、予めルック・アップ・テーブルに書き込んでおく
ことにより実現する。各格子点の位置をアドレスとして
前記ルック・アップ・テーブルよりその点の重みを読み
出す。このテーブルを書き換えることにより、積和計算
部が例えばラグランジェ補間器になったり、通常のたた
み込み演算器になる。
【００５７】
【数１０】
【００５８】図１をもとに動作を説明する。処理は行単
位に行なわれる。また、メモリ部１０１のデータの列数
が並列処理数（パイプライン数）より多い場合は、並列
処理数単位に入力データをずらして読み出し右端まで読
み出したならば折り返して左端から読み出し処理する。
以下の説明では、入力データ数と並列度が等しいとして
説明する。
位に行なわれる。また、メモリ部１０１のデータの列数
が並列処理数（パイプライン数）より多い場合は、並列
処理数単位に入力データをずらして読み出し右端まで読
み出したならば折り返して左端から読み出し処理する。
以下の説明では、入力データ数と並列度が等しいとして
説明する。
【００５９】（１）シフト 第１行のデータＶ１１，Ｖ１２，Ｖ１３，Ｖ１４が入力
される。次の時刻では、Ｖ２１，Ｖ２２，Ｖ２３，Ｖ
２４と入力される。このとき、バレルシフタ１０２の出
力は、第１行のデータに対しては、そのまま、第２行の
データに対しては、右に１個シフトされて出力される。
表２入出力の関係を示す。
される。次の時刻では、Ｖ２１，Ｖ２２，Ｖ２３，Ｖ
２４と入力される。このとき、バレルシフタ１０２の出
力は、第１行のデータに対しては、そのまま、第２行の
データに対しては、右に１個シフトされて出力される。
表２入出力の関係を示す。
【００６０】
【表２】
【００６１】（２）コンボリューション シフトされたデータが逐次コンボルバーへの入力とな
る。今、１番目の１Ｄコンボルバー（図１の第１の積和
計算群１０３ｂ）の出力を考える。結果が出るのは３番
目のパイプライン（積和計算部Ｍ１３，Ｍ２３，Ｍ３３
からなる）の積和計算部Ｍ１３へ入力したデータが１番
目のパイプラインの積和計算部Ｍ３１に到達した時刻の
後である。このとき、出力として積和計算部Ｍ３１から
Ｗ１Ｖ１１＋Ｗ２Ｖ１２＋Ｗ３Ｖ１３が出力される。こ
の出力は、次のように得られる。Ｖ １１を入力した積和
計算部Ｍ１１の出力ｆ＝Ｗ１Ｖ１１と、Ｖ１２を入力し
た積和計算部Ｍ１２の出力ｇ＝Ｖ１２とを積和計算部Ｍ
２１に入力する。この積和計算部Ｍ２１の出力ｆ＝Ｗ１
Ｖ１１＋Ｗ２Ｖ１２は、積和計算部Ｍ３１のａ入力とな
る。一方、積和計算部Ｍ３１のｂ入力には、メモリ部１
０１からデータＶ１３がバレル・シフタ１０２、積和計
算部Ｍ１３の出力ｇ及び積和計算部Ｍ２２の入力ｂから
その出力ｇ＝Ｖ１３を経て入力され、その結果、積和計
算部Ｍ３１の出力ｆ＝Ｗ１Ｖ１１＋Ｗ２Ｖ１２＋Ｗ３Ｖ
１３を得る。この様子及び他の積和計算部Ｍｉｊの入出
力の経過を表３に示す。表中矩形はデータを、矢印はデ
ータの接続経路を示す。
る。今、１番目の１Ｄコンボルバー（図１の第１の積和
計算群１０３ｂ）の出力を考える。結果が出るのは３番
目のパイプライン（積和計算部Ｍ１３，Ｍ２３，Ｍ３３
からなる）の積和計算部Ｍ１３へ入力したデータが１番
目のパイプラインの積和計算部Ｍ３１に到達した時刻の
後である。このとき、出力として積和計算部Ｍ３１から
Ｗ１Ｖ１１＋Ｗ２Ｖ１２＋Ｗ３Ｖ１３が出力される。こ
の出力は、次のように得られる。Ｖ １１を入力した積和
計算部Ｍ１１の出力ｆ＝Ｗ１Ｖ１１と、Ｖ１２を入力し
た積和計算部Ｍ１２の出力ｇ＝Ｖ１２とを積和計算部Ｍ
２１に入力する。この積和計算部Ｍ２１の出力ｆ＝Ｗ１
Ｖ１１＋Ｗ２Ｖ１２は、積和計算部Ｍ３１のａ入力とな
る。一方、積和計算部Ｍ３１のｂ入力には、メモリ部１
０１からデータＶ１３がバレル・シフタ１０２、積和計
算部Ｍ１３の出力ｇ及び積和計算部Ｍ２２の入力ｂから
その出力ｇ＝Ｖ１３を経て入力され、その結果、積和計
算部Ｍ３１の出力ｆ＝Ｗ１Ｖ１１＋Ｗ２Ｖ１２＋Ｗ３Ｖ
１３を得る。この様子及び他の積和計算部Ｍｉｊの入出
力の経過を表３に示す。表中矩形はデータを、矢印はデ
ータの接続経路を示す。
【００６２】
【表３】
【００６３】このデータを次のコンボルバーへの入力と
して、同様の処理により、二次元コンボルバーの出力が
得られる。表４、表５に第２の積和計算群１０３ｂにお
ける積和計算部Ｍｉｊの入出力の経過を示す。表中矩形
はデータを、矢印はデータの接続経路を示す。
して、同様の処理により、二次元コンボルバーの出力が
得られる。表４、表５に第２の積和計算群１０３ｂにお
ける積和計算部Ｍｉｊの入出力の経過を示す。表中矩形
はデータを、矢印はデータの接続経路を示す。
【００６４】
【表４】
【００６５】
【発明の効果】以上のように本発明によれば、広く情報
処理で用いられるたたみ込み積分が高速、小型および安
価に構成可能である。また、１次元、２次元、３次元と
コンボリューションの構成が、１次元コンボルバー（積
和計算群）を直列に追加することにより、構成を変更す
ることなく作ることが可能であり、ＶＬＳＩ化に適して
いる。また、積和計算部の列を横に追加することによ
り、並列度を向上することができ、スケーラビリティを
保つことができる。
処理で用いられるたたみ込み積分が高速、小型および安
価に構成可能である。また、１次元、２次元、３次元と
コンボリューションの構成が、１次元コンボルバー（積
和計算群）を直列に追加することにより、構成を変更す
ることなく作ることが可能であり、ＶＬＳＩ化に適して
いる。また、積和計算部の列を横に追加することによ
り、並列度を向上することができ、スケーラビリティを
保つことができる。
【００６６】さらに、補間器として用いる場合は補間の
次数を容易に広げることが可能となり、精度の高い補間
計算を高速に行なえる。
次数を容易に広げることが可能となり、精度の高い補間
計算を高速に行なえる。
【図１】本発明の一実施例のブロック図であり、二次元
コンボルバーへの適用例を示す。
コンボルバーへの適用例を示す。
【図２】二次元（２Ｄ）コンボリューション計算を行う
従来の演算器のブロック図である。
従来の演算器のブロック図である。
【図３】ラグランジェ補間を適用する模式図である。
【図４】本発明の演算器の基本要素である積和計算部で
ある。
ある。
【図５】本発明の他の実施例のブロック図であり、三次
元コンボルバーへの適用例を示す。
元コンボルバーへの適用例を示す。
Ｍｉｊ…積和計算部、Ｌ…ラッチ、Ｄ…遅延器、Ｓ…セ
レクタ、１０１…メモリ部、１０２…バレルシフタ、１
０３ａ…第１の積和計算群、１０３ｂ…第２の積和計算
群。
レクタ、１０１…メモリ部、１０２…バレルシフタ、１
０３ａ…第１の積和計算群、１０３ｂ…第２の積和計算
群。
Claims (14)
- 【請求項１】 ２個の入力ａと入力ｂとを接続し、重み
Ｗと前記入力ｂとの積及び前記入力ａの和を出力する出
力ｆと、前記入力ｂを出力とする出力ｇとを有する積和
計算部とを備えることを特徴とする高速たたみ込み演算
方式。 - 【請求項２】 ２個の入力ａと入力ｂとを接続し、重み
Ｗと前記入力ｂとの積及び前記入力ａの和を出力する出
力ｆと、前記入力ｂを出力とする出力ｇとを有する積和
計算部とを備えることを特徴とする高速たたみ込み演算
器。 - 【請求項３】 ２個の入力ａと入力ｂとを接続し、重み
Ｗと前記入力ｂとの積及び前記入力ａの和を出力する出
力ｆと、前記入力ｂを出力とする出力ｇとを有する積和
計算部の複数個を縦に接続し、第１行目の積和計算部の
入力ａに０、入力ｂにメモリデータを接続し、第２行目
以降の積和計算部の各入力ａに前行の積和計算部の出力
ｆを接続し、各入力ｂに前行の積和計算部の出力ｇを接
続したことを特徴とする高速たたみ込み演算方式。 - 【請求項４】 ２個の入力ａと入力ｂとを接続し、重み
Ｗと前記入力ｂとの積及び前記入力ａの和を出力する出
力ｆと、前記入力ｂを出力とする出力ｇとを有する積和
計算部の複数個を縦に接続し、第１行目の積和計算部の
入力ａに０、入力ｂにメモリデータを接続し、第２行目
以降の積和計算部の各入力ａに前行の積和計算部の出力
ｆを接続し、各入力ｂに前行の積和計算部の出力ｇを接
続したことを特徴とする高速たたみ込み演算器。 - 【請求項５】 メモリデータ列を所定数ｍ毎に順次読み
込みシフトして出力するバレルシフタと、２個の入力ａ
と入力ｂとを接続し、重みＷと前記入力ｂとの積及び前
記入力ａの和を出力する出力ｆと、前記入力ｂを出力と
する出力ｇとを有する積和計算部の複数個を縦に接続し
た積和計算部列を前記所定数ｍ列分だけ有し、前記各積
和計算部列の第１行目の積和計算部の各入力ａに０、入
力ｂに前記バレルシフタの各出力を接続し、前記各積和
計算部列の第２行目以降の積和計算部の各入力ａに各列
の前行の積和計算部の出力ｆを接続し、第ｍ列目の入力
ｂに前行目であって第１列目の出力ｇを接続するととも
に第１列目から第（ｍ−１）列目の各入力ｂに前行であ
って次列の積和計算部の出力ｇを接続したことを特徴と
する高速たたみ込み演算方式。 - 【請求項６】 メモリデータ列を所定数ｍ毎に順次読み
込みシフトして出力するバレルシフタと、２個の入力ａ
と入力ｂとを接続し、重みＷと前記入力ｂとの積及び前
記入力ａの和を出力する出力ｆと、前記入力ｂを出力と
する出力ｇとを有する積和計算部の複数個を縦に接続し
た積和計算部列を前記所定数ｍ列分だけ有し、前記各積
和計算部列の第１行目の積和計算部の各入力ａに０、入
力ｂに前記バレルシフタの各出力を接続し、前記各積和
計算部列の第２行目以降の積和計算部の各入力ａに各列
の前行の積和計算部の出力ｆを接続し、第ｍ列目の入力
ｂに前行目であって第１列目の出力ｇを接続するととも
に第１列目から第（ｍ−１）列目の各入力ｂに前行であ
って次列の積和計算部の出力ｇを接続したことを特徴と
する高速たたみ込み演算器。 - 【請求項７】 メモリデータ列を所定数ｍ毎に順次読み
込みシフトして出力するバレルシフタと、２個の入力ａ
と入力ｂとを接続し、重みＷと前記入力ｂとの積及び前
記入力ａの和を出力する出力ｆと、前記入力ｂを出力と
する出力ｇとを有する積和計算部の複数個を縦に接続し
た積和計算部列を前記所定数ｍ列分だけ有し、前記各積
和計算部列の第２行目以降の積和計算部の各入力ａに各
列の前行の積和計算部の出力ｆを接続し、第ｍ列目の入
力ｂに前行目であって第１列目の出力ｇを接続するとと
もに第１列目から第（ｍ−１）列目の各入力ｂに前行で
あって次列の積和計算部の出力ｇを接続した積和計算群
を複数備え、第１番目の積和計算群の前記各積和計算部
列の第１行目の積和計算部の各入力ａに０、入力ｂに前
記バレルシフタの各出力を接続し、第２番目以降の積和
計算群の前記各積和計算部列の第１行目の積和計算部の
各入力ａに０、入力ｂに前番目の積和計算群の最終行の
積和計算部の出力ｆを接続したことを特徴とする高速た
たみ込み演算方式。 - 【請求項８】 メモリデータ列を所定数ｍ毎に順次読み
込みシフトして出力するバレルシフタと、２個の入力ａ
と入力ｂとを接続し、重みＷと前記入力ｂとの積及び前
記入力ａの和を出力する出力ｆと、前記入力ｂを出力と
する出力ｇとを有する積和計算部の複数個を縦に接続し
た積和計算部列を前記所定数ｍ列分だけ有し、前記各積
和計算部列の第２行目以降の積和計算部の各入力ａに各
列の前行の積和計算部の出力ｆを接続し、第ｍ列目の入
力ｂに前行目であって第１列目の出力ｇを接続するとと
もに第１列目から第（ｍ−１）列目の各入力ｂに前行で
あって次列の積和計算部の出力ｇを接続した積和計算群
を複数備え、第１番目の積和計算群の前記各積和計算部
列の第１行目の積和計算部の各入力ａに０、入力ｂに前
記バレルシフタの各出力を接続し、第２番目以降の積和
計算群の前記各積和計算部列の第１行目の積和計算部の
各入力ａに０、入力ｂに前番目の積和計算群の最終行の
積和計算部の出力ｆを接続したことを特徴とする高速た
たみ込み演算器。 - 【請求項９】 メモリデータ列を所定数ｍ毎に順次読み
込みシフトして出力するバレルシフタと、２個の入力ａ
と入力ｂとを接続し、重みＷと前記入力ｂとの積及び前
記入力ａの和を出力する出力ｆと、前記入力ｂを出力と
する出力ｇとを有する積和計算部の複数個を縦に接続し
た積和計算部列を前記所定数ｍ列分だけ有し、前記各積
和計算部列の第１行目の積和計算部の各入力ａに０、入
力ｂに前記バレルシフタの各出力を接続し、前記各積和
計算部列の第２行目以降の積和計算部の各入力ａに各列
の前行の積和計算部の出力ｆを接続し、第ｍ列目の入力
ｂに前行目であって第１列目の出力ｇを接続するととも
に第１列目から第（ｍ−１）列目の各入力ｂに前行であ
って次列の積和計算部の出力ｇを接続した構成におい
て、前記積和計算部に与える重みを書き込み可能なメモ
リに格納したことを特徴とする高速補間方式。 - 【請求項１０】 メモリデータ列を所定数ｍ毎に順次読
み込みシフトして出力するバレルシフタと、２個の入力
ａと入力ｂとを接続し、重みＷと前記入力ｂとの積及び
前記入力ａの和を出力する出力ｆと、前記入力ｂを出力
とする出力ｇとを有する積和計算部の複数個を縦に接続
した積和計算部列を前記所定数ｍ列分だけ有し、前記各
積和計算部列の第１行目の積和計算部の各入力ａに０、
入力ｂに前記バレルシフタの各出力を接続し、前記各積
和計算部列の第２行目以降の積和計算部の各入力ａに各
列の前行の積和計算部の出力ｆを接続し、第ｍ列目の入
力ｂに前行目であって第１列目の出力ｇを接続するとと
もに第１列目から第（ｍ−１）列目の各入力ｂに前行で
あって次列の積和計算部の出力ｇを接続した構成におい
て、前記積和計算部に与える重みを書き込み可能なメモ
リに格納したことを特徴とする高速補間器。 - 【請求項１１】 メモリデータ列を所定数ｍ毎に順次読
み込みシフトして出力するバレルシフタと、２個の入力
ａと入力ｂとを接続し、重みＷと前記入力ｂとの積及び
前記入力ａの和を出力する出力ｆと、前記入力ｂを出力
とする出力ｇとを有する積和計算部の複数個を縦に接続
した積和計算部列を前記所定数ｍ列分だけ有し、前記各
積和計算部列の第２行目以降の積和計算部の各入力ａに
各列の前行の積和計算部の出力ｆを接続し、第ｍ列目の
入力ｂに前行目であって第１列目の出力ｇを接続すると
ともに第１列目から第（ｍ−１）列目の各入力ｂに前行
であって次列の積和計算部の出力ｇを接続した積和計算
群を複数備え、第１番目の積和計算群の前記各積和計算
部列の第１行目の積和計算部の各入力ａに０、入力ｂに
前記バレルシフタの各出力を接続し、第２番目以降の積
和計算群の前記各積和計算部列の第１行目の積和計算部
の各入力ａに０、入力ｂに前番目の積和計算群の最終行
の積和計算部の出力ｆを接続した構成において、前記積
和計算部に与える重みを書き込み可能なメモリに格納し
たことを特徴とする高速補間方式。 - 【請求項１２】 メモリデータ列を所定数ｍ毎に順次読
み込みシフトして出力するバレルシフタと、２個の入力
ａと入力ｂとを接続し、重みＷと前記入力ｂとの積及び
前記入力ａの和を出力する出力ｆと、前記入力ｂを出力
とする出力ｇとを有する積和計算部の複数個を縦に接続
した積和計算部列を前記所定数ｍ列分だけ有し、前記各
積和計算部列の第２行目以降の積和計算部の各入力ａに
各列の前行の積和計算部の出力ｆを接続し、第ｍ列目の
入力ｂに前行目であって第１列目の出力ｇを接続すると
ともに第１列目から第（ｍ−１）列目の各入力ｂに前行
であって次列の積和計算部の出力ｇを接続した積和計算
群を複数備え、第１番目の積和計算群の前記各積和計算
部列の第１行目の積和計算部の各入力ａに０、入力ｂに
前記バレルシフタの各出力を接続し、第２番目以降の積
和計算群の前記各積和計算部列の第１行目の積和計算部
の各入力ａに０、入力ｂに前番目の積和計算群の最終行
の積和計算部の出力ｆを接続した構成において、前記積
和計算部に与える重みを書き込み可能なメモリに格納し
たことを特徴とする高速補間器。 - 【請求項１３】 積和計算部の重みを、所定位置と所定
範囲の距離との関数により計算し、書き込み可能なメモ
リに格納したことを特徴とする請求項９又は請求項１１
のいずれかに記載の高速補間方式。 - 【請求項１４】 積和計算部の重みを、所定位置と所定
範囲の距離との関数により計算し、書き込み可能なメモ
リに格納したことを特徴とする請求項１０又は請求項１
２のいずれかに記載の高速補間器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24244199A JP2001067338A (ja) | 1999-08-30 | 1999-08-30 | 高速たたみ込み演算方式とその演算器および高速補間方式と高速補間器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24244199A JP2001067338A (ja) | 1999-08-30 | 1999-08-30 | 高速たたみ込み演算方式とその演算器および高速補間方式と高速補間器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001067338A true JP2001067338A (ja) | 2001-03-16 |
Family
ID=17089145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24244199A Pending JP2001067338A (ja) | 1999-08-30 | 1999-08-30 | 高速たたみ込み演算方式とその演算器および高速補間方式と高速補間器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001067338A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018074012A1 (ja) * | 2016-10-19 | 2018-04-26 | ソニーセミコンダクタソリューションズ株式会社 | 演算処理回路および認識システム |
| US10642622B2 (en) | 2016-12-27 | 2020-05-05 | Fujitsu Limited | Arithmetic processing device and control method of the arithmetic processing device |
| WO2020194594A1 (ja) * | 2019-03-27 | 2020-10-01 | Tdk株式会社 | ニューラルネットワーク演算処理装置及びニューラルネットワーク演算処理方法 |
-
1999
- 1999-08-30 JP JP24244199A patent/JP2001067338A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018074012A1 (ja) * | 2016-10-19 | 2018-04-26 | ソニーセミコンダクタソリューションズ株式会社 | 演算処理回路および認識システム |
| CN109844738A (zh) * | 2016-10-19 | 2019-06-04 | 索尼半导体解决方案公司 | 运算处理电路和识别系统 |
| US11461684B2 (en) | 2016-10-19 | 2022-10-04 | Sony Semiconductor Solutions Corporation | Operation processing circuit and recognition system |
| US10642622B2 (en) | 2016-12-27 | 2020-05-05 | Fujitsu Limited | Arithmetic processing device and control method of the arithmetic processing device |
| WO2020194594A1 (ja) * | 2019-03-27 | 2020-10-01 | Tdk株式会社 | ニューラルネットワーク演算処理装置及びニューラルネットワーク演算処理方法 |
| US11681498B2 (en) | 2019-03-27 | 2023-06-20 | Tdk Corporation | Neural network arithmetic processing device and neural network arithmetic processing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2017743B1 (en) | High speed and efficient matrix multiplication hardware module | |
| Ebeling et al. | Mapping applications to the RaPiD configurable architecture | |
| US7337205B2 (en) | Matrix multiplication in a vector processing system | |
| US20040098440A1 (en) | Multiplication of multi-precision numbers having a size of a power of two | |
| EP3093757B1 (en) | Multi-dimensional sliding window operation for a vector processor | |
| Fan et al. | Reconfigurable acceleration of 3D-CNNs for human action recognition with block floating-point representation | |
| US11341400B1 (en) | Systems and methods for high-throughput computations in a deep neural network | |
| EP3841461B1 (en) | Digital circuit with compressed carry | |
| JPS63167967A (ja) | ディジタル信号処理集積回路 | |
| US7653676B2 (en) | Efficient mapping of FFT to a reconfigurable parallel and pipeline data flow machine | |
| JP2024028901A (ja) | ハードウェアにおけるスパース行列乗算 | |
| JP2001067338A (ja) | 高速たたみ込み演算方式とその演算器および高速補間方式と高速補間器 | |
| JPH09212485A (ja) | ２次元ｉｄｃｔ回路 | |
| CN113672612A (zh) | 索引源数组中的元素 | |
| Liu et al. | Hardware architectures for eigenvalue computation of real symmetric matrices | |
| JP2957845B2 (ja) | 高速フーリエ変換装置 | |
| JPH07200539A (ja) | 二次元ｄｃｔ演算装置 | |
| JPH06223166A (ja) | 画像処理用汎用プロセッサ | |
| US6944640B2 (en) | Progressive two-dimensional (2D) pyramid filter | |
| JP2001084242A (ja) | 可変演算プロセッサ | |
| KR100189195B1 (ko) | 단일화된 시스톨릭어레이 구조에 의한 2차원 dct/dst/dht의 수행장치 | |
| Brown et al. | The design of a block‐regularized parameter estimator by algorithmic engineering | |
| Hernandez et al. | A combined VLSI architecture for nonlinear image processing filters | |
| JP2953918B2 (ja) | 演算装置 | |
| Massicotte | A parallel VLSI architecture of Kalman-filter-based algorithms for signal reconstruction |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060727 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080722 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080918 |