JPS61251142A - Ｌｓｉ実装構造 - Google Patents
Ｌｓｉ実装構造Info
- Publication number
- JPS61251142A JPS61251142A JP60093361A JP9336185A JPS61251142A JP S61251142 A JPS61251142 A JP S61251142A JP 60093361 A JP60093361 A JP 60093361A JP 9336185 A JP9336185 A JP 9336185A JP S61251142 A JPS61251142 A JP S61251142A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric constant
- lsi
- multilayer
- flexible printed
- connection parts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は主としてスーパーコンピュータ等高速駆動がで
きるＬＳＩの高密度実装形式に関する。
きるＬＳＩの高密度実装形式に関する。
（従来技術）
従来、ＬＳＩの実装構造としては、シングルチップを実
装する形式のものと高多層セラミックを介して実装した
高密度実装形式のものとがおる。
装する形式のものと高多層セラミックを介して実装した
高密度実装形式のものとがおる。
（発明が解決しようとする問題点）
上述したＬＳＩ実装構造のうち、シングルチップ実装を
しているものはチップ間配線長が長くなり大きな面積が
必要となり実装密度が上らない。
しているものはチップ間配線長が長くなり大きな面積が
必要となり実装密度が上らない。
また高多層セラミックスを経由して実装密度が高くした
ものは、誘電率が大きいことによりスピードが早くなら
ないという欠点がある。この解決のためＶｃＣｕポリイ
ミドあるいはＳｉパッケージの研究が現在行われている
が末だ開発実用化されるには至っていない。
ものは、誘電率が大きいことによりスピードが早くなら
ないという欠点がある。この解決のためＶｃＣｕポリイ
ミドあるいはＳｉパッケージの研究が現在行われている
が末だ開発実用化されるには至っていない。
本発明の目的は、マルチチップ実装可能な状態でこの多
層基板と誘電率の小さい高速度特性をもつ材料を組み合
せることにより、高速、高密度実装を可能としたＬＳＩ
実装構造を提供することにある。
層基板と誘電率の小さい高速度特性をもつ材料を組み合
せることにより、高速、高密度実装を可能としたＬＳＩ
実装構造を提供することにある。
（問題点を解決するための手段）
本発明に係るＬＳＩ実装構造は、誘電率が大きくかつ超
多層化可能な材料と誘導率が小さく少なくとも３枚以上
から構成されかつ弾性を持つ多層絶縁体とからなり、誘
電率大、小の材料には導電体膜を有し、ｐｉｔ率小本手
層絶縁体の各々ＩＣチップとの接続部及び誘電事大の超
多層材料のパットへの接続部は、互いに上下方向に対し
てプリテンションのかかるように曲げて構成したもので
ある。１つの具体例によれば、本発明に係るＬＳＩ実装
構造は、誘電率の大きい多層基板と誘電率の小さい材料
から構成された３枚以上でかつ６層以上のフレキシブル
プリント基板とを有し、該フレキシブルプリント基板の
一部に切欠きを設けて梁状の形状にし、該プリント基板
における。誘電率の大きい多層基板と接触する側の層は
、接触方向に対しプリテンションのかかる方向に曲げ、
またＬＳＩを搭載する側は、ＬＳＩ搭載方向にプリテン
ションのかかるように曲げて構成しである。またこの２
種類の基板には、その接触部が接続できるように、それ
ぞれ対応するところに導電体膜を施こし、さらにこの誘
導本手のフレキシブルプリント板罠は内層を設は高速信
号速度の必要なものはこの部分を通過させるように構成
する。
多層化可能な材料と誘導率が小さく少なくとも３枚以上
から構成されかつ弾性を持つ多層絶縁体とからなり、誘
電率大、小の材料には導電体膜を有し、ｐｉｔ率小本手
層絶縁体の各々ＩＣチップとの接続部及び誘電事大の超
多層材料のパットへの接続部は、互いに上下方向に対し
てプリテンションのかかるように曲げて構成したもので
ある。１つの具体例によれば、本発明に係るＬＳＩ実装
構造は、誘電率の大きい多層基板と誘電率の小さい材料
から構成された３枚以上でかつ６層以上のフレキシブル
プリント基板とを有し、該フレキシブルプリント基板の
一部に切欠きを設けて梁状の形状にし、該プリント基板
における。誘電率の大きい多層基板と接触する側の層は
、接触方向に対しプリテンションのかかる方向に曲げ、
またＬＳＩを搭載する側は、ＬＳＩ搭載方向にプリテン
ションのかかるように曲げて構成しである。またこの２
種類の基板には、その接触部が接続できるように、それ
ぞれ対応するところに導電体膜を施こし、さらにこの誘
導本手のフレキシブルプリント板罠は内層を設は高速信
号速度の必要なものはこの部分を通過させるように構成
する。
（実施例）
以下１本発明を、図面を参照しながら、実施例について
説明する。
説明する。
第１図は本発明の実施例の部分的な斜視図であり、誘電
率の大きい多層化された超多層セラミック基板１を示し
ている。また第２図は本発明に係るフレキシブルプリン
ト基板を分解して示したものである。このフレキシブル
プリント基板は誘電率が小さくかつ３枚以上の６層のポ
リイミド製フレキクプルプリント基板３から構成されて
いる。
率の大きい多層化された超多層セラミック基板１を示し
ている。また第２図は本発明に係るフレキシブルプリン
ト基板を分解して示したものである。このフレキシブル
プリント基板は誘電率が小さくかつ３枚以上の６層のポ
リイミド製フレキクプルプリント基板３から構成されて
いる。
第３図（ａ）は分解状態の３枚のフレキシブルプリント
基板３の側面断面図、第３図（ｂ）はその組付状態の側
面断面図である。超多層セラミック基板ｌとポリイミド
製フレキシブルプリント基板３の接触する導体部分２（
第１図）Ｆｉ低融点ハンダで構成され、同時にポリイミ
ド製フレキシブルプリント基板３のＬＳＩチップ４（第
４図）及び超多層セラミック基板１の導体部分２に接続
する弾性梁部５．６も低融点ハンダで構成されている。
基板３の側面断面図、第３図（ｂ）はその組付状態の側
面断面図である。超多層セラミック基板ｌとポリイミド
製フレキシブルプリント基板３の接触する導体部分２（
第１図）Ｆｉ低融点ハンダで構成され、同時にポリイミ
ド製フレキシブルプリント基板３のＬＳＩチップ４（第
４図）及び超多層セラミック基板１の導体部分２に接続
する弾性梁部５．６も低融点ハンダで構成されている。
第４図及び第５図はそれぞれ、高温窒素雰囲気等により
加熱した状態で超多層セラミック基板１とポリイミド製
フレキシブルプリント基板３及びＬＳＩチップ４の接続
前及び接続後の状態を示したものである。なお、フレキ
シブルプリント基板は、必要により、熱膨張等による伸
縮防止の念め罠一部に切欠窓を形成することもある。第
３図（ａ） 、 （ｂ）および第４図のように、誘電本
手のポリイミド製フレキシブルプリント基板の各ＬＳＩ
チップ４との接続部は上下方向に対してプリテンション
のかかるように曲げてあり、誘電率の大きい超多層セラ
ミック基板のパットへの接続部も上下方向に対してプリ
テンションのかかるように曲げられている。
加熱した状態で超多層セラミック基板１とポリイミド製
フレキシブルプリント基板３及びＬＳＩチップ４の接続
前及び接続後の状態を示したものである。なお、フレキ
シブルプリント基板は、必要により、熱膨張等による伸
縮防止の念め罠一部に切欠窓を形成することもある。第
３図（ａ） 、 （ｂ）および第４図のように、誘電本
手のポリイミド製フレキシブルプリント基板の各ＬＳＩ
チップ４との接続部は上下方向に対してプリテンション
のかかるように曲げてあり、誘電率の大きい超多層セラ
ミック基板のパットへの接続部も上下方向に対してプリ
テンションのかかるように曲げられている。
（発明の効果）
以上の構成をとることにより本発明のＬＳＩ実装構造は
、高速で駆動する所は誘電率の小さいフレキシブルプリ
ント板上を信号を走らせるととが可能となり、高速化が
可能で、高密度かつ高速の信号走査回路の形成を容易な
らしめる効果がある。
、高速で駆動する所は誘電率の小さいフレキシブルプリ
ント板上を信号を走らせるととが可能となり、高速化が
可能で、高密度かつ高速の信号走査回路の形成を容易な
らしめる効果がある。
第１図は本発明の超多層セラミック基板の部分的な斜視
図、第２図はポリイミド製のフレキシブルプリント板の
部分的な分解斜視図、第３図（ｊＬ）はポリイミド製フ
レキシブルプリント板を組立順に分解した側面断面図、
°第３図（ｂ）は第３図（ａ）の組立状態における側面
断面図、第４図はＬＳＩチップ、フレキシブルプリント
板組立体、および超多層セラミック基板を組付順に分解
した断面図、第５図は第４図のＬＳＩ構造体の組込後の
断面図である。 ｌ・・・超多層セラミック基板、 ２・・・導体部分、
３・・・ポリイミド製フレキシブルプリント板、４・・
・ＬＳＩチップ、 ５，６・・・弾性梁部。
図、第２図はポリイミド製のフレキシブルプリント板の
部分的な分解斜視図、第３図（ｊＬ）はポリイミド製フ
レキシブルプリント板を組立順に分解した側面断面図、
°第３図（ｂ）は第３図（ａ）の組立状態における側面
断面図、第４図はＬＳＩチップ、フレキシブルプリント
板組立体、および超多層セラミック基板を組付順に分解
した断面図、第５図は第４図のＬＳＩ構造体の組込後の
断面図である。 ｌ・・・超多層セラミック基板、 ２・・・導体部分、
３・・・ポリイミド製フレキシブルプリント板、４・・
・ＬＳＩチップ、 ５，６・・・弾性梁部。
Claims (2)
- （１）、誘電率が大きくかつ超多層化可能な材料と誘導
率が小さく少なくとも３枚以上から構成されかつ弾性を
持つ多層絶縁体とからなり、誘電率大、小の材料には導
電体膜を有し、誘電率小の多層絶縁体の各々ＩＣチップ
との接続部及び誘電率大の超多層材料のパットへの接続
部は、互いに上下方向に対してプリテンションのかかる
ように曲げられていることを特徴とするＬＳＩ実装構造
。 - （２）、前記導電体膜は低融点金属から構成されること
を特徴とする特許請求の範囲第１項に記載のＬＳＩ実装
構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60093361A JPS61251142A (ja) | 1985-04-30 | 1985-04-30 | Ｌｓｉ実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60093361A JPS61251142A (ja) | 1985-04-30 | 1985-04-30 | Ｌｓｉ実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61251142A true JPS61251142A (ja) | 1986-11-08 |
| JPH0445988B2 JPH0445988B2 (ja) | 1992-07-28 |
Family
ID=14080145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60093361A Granted JPS61251142A (ja) | 1985-04-30 | 1985-04-30 | Ｌｓｉ実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61251142A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH023263A (ja) * | 1988-06-20 | 1990-01-08 | Nec Corp | 半導体装置 |
-
1985
- 1985-04-30 JP JP60093361A patent/JPS61251142A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH023263A (ja) * | 1988-06-20 | 1990-01-08 | Nec Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0445988B2 (ja) | 1992-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4754371A (en) | Large scale integrated circuit package | |
| KR910000241B1 (ko) | 반도체장치 | |
| US4954877A (en) | Chip carrier | |
| JP2003110084A (ja) | 半導体装置 | |
| JPS6366993A (ja) | 多層配線基板 | |
| JPH022699A (ja) | 高密度ハイブリッド集積回路 | |
| JPH022842U (ja) | ||
| KR920000208A (ko) | 실장기판 | |
| DE3482719D1 (de) | Halbleiterelement und herstellungsverfahren. | |
| EP0559384A3 (en) | Devices with tape automated bonding | |
| JPH03286590A (ja) | セラミック配線基板 | |
| JPS61251142A (ja) | Ｌｓｉ実装構造 | |
| JPS6253000A (ja) | 半導体の実装構造 | |
| JPH0368149A (ja) | Ｉｃパッケージ | |
| KR890015403A (ko) | 반도체집적회로장치 | |
| JP3081786B2 (ja) | 高周波半導体装置 | |
| JPH05335475A (ja) | 回路チップ実装装置 | |
| JPS5815264A (ja) | マルチチツプパツケ−ジ | |
| JPH03158002A (ja) | 半導体装置 | |
| EP0226316A1 (en) | Multilayer wiring substrate | |
| JPH04164384A (ja) | 電力用混成集積回路 | |
| JPH0125228B2 (ja) | ||
| JPH0429574Y2 (ja) | ||
| JPH08293571A (ja) | パッケージおよびそれを用いた半導体集積回路装置 | |
| JPS61234538A (ja) | Ｉｃ実装構造 |