JPH0429574Y2 - - Google Patents

Info

Publication number
JPH0429574Y2
JPH0429574Y2 JP9547285U JP9547285U JPH0429574Y2 JP H0429574 Y2 JPH0429574 Y2 JP H0429574Y2 JP 9547285 U JP9547285 U JP 9547285U JP 9547285 U JP9547285 U JP 9547285U JP H0429574 Y2 JPH0429574 Y2 JP H0429574Y2
Authority
JP
Japan
Prior art keywords
multilayer
dielectric constant
chip
lsi
low dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9547285U
Other languages
English (en)
Other versions
JPS624175U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP9547285U priority Critical patent/JPH0429574Y2/ja
Publication of JPS624175U publication Critical patent/JPS624175U/ja
Application granted granted Critical
Publication of JPH0429574Y2 publication Critical patent/JPH0429574Y2/ja
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 (産業上の利用分野) 本考案は主としてスーパーコンピユータ等高速
駆動を可能とするLSIの高密度実装構造に関す
る。
(従来技術) 従来、LSIの実装構造としては、シングルチツ
プを実装する形式のものと高多層セラミツクを介
して実装した高密度実装形式のものとがある。
(考案が解決しようとする問題点) 上述したLSI実装構造のうち、シングルチツプ
実装を行つたものはチツプ間配線長が長くなり大
きな面積が必要であつて実装密度が上らない。ま
た高多層セラミツクを経由して実装密度を高くし
たものは、誘電率が大きいことによりスピードが
早くならないという欠点があつた。
これを解決するためにCuポリイミドアあるい
はSiパツケージの研究が現在行われているが、未
だ開発実用化されるには至つていない。本出願人
は、先に、マルチチツプ実装可能な状態でこの多
層基板と誘電率の小さい高速度特性をもつ材料を
組み合せて、より高速、高密度の実装を可能にし
たLSI実装構造を開示した。しかるにこの先の出
願に係る構造で仮りにチツプ不良が発生した場合
等局部的に取り替えの必要性がでてきたときに
は、容易なと取り替えがむずかしいといつた難点
がある。
(問題点を解決するための手段) 本考案は、上述の問題点の対策として、チツプ
素子そのものに対して熱を発生させる発熱体を持
たせることにより、接続部へ伝導熱を与え、これ
によつて低融点金属を溶融させてチツプの交替を
容易ならしめるようにしたものであり、その要旨
とするところは、誘電率が大きくかつ超多層化可
能な材料と誘導率が小さく少なくとも3枚以上か
ら構成されかつ弾性を持つ多層絶縁体とからな
り、誘電率大、小の材料には導電体膜を有し、誘
電率小の多層絶縁体の各々ICチツプとの接続部
及び誘電率大の超多層材料のパツトへの接続部
は、互いに上下方向に対してプリテンシヨンのか
かるように曲げられた構成のLSI実装構造におい
て、前記ICチツプの一部に高抵抗体と電源端子
接続部を配置したものである。
(実施例) 以下、本考案を、図面を参照しながら、実施例
について説明する。
第1図は本考案の実施例の部分的な斜視図であ
り、誘電率の大きい多層化された超多層セラミツ
ク基板1を示している。また第2図は本考案に係
るフレキシブルプリント基板を分解して示したも
のである。このフレキシブルプリント基板は誘電
率が小さくかつ3枚以上の6層のポリイミド製フ
レキシブルプリント基板3から構成されている。
第3図aは分解状態の3枚のフレキシブルプリン
ト基板3の側面断面図、第3図bはその組付状態
の側面断面図である。超多層セラミツク基板1と
ポリイミド製フレキシブルプリント基板3の接触
する導体部分2(第1図)は低融点ハンダで構成
され、同時にポリイミド製フレキシブルプリント
基板3のLSIチツプ4(第4図)及び超多層セラ
ミツク基板1の導体部分2に接続する弾性梁部
5,6も低融点ハンダで構成されている。第4図
及び第5図はそれぞれ、高温窒素雰囲気等により
加熱した状態で超多層セラミツク基板1とポリイ
ミド製フレキシブルプリント基板3及びLSIチツ
プ4の接続前及び接続後の状態を示したものであ
る。なお、フレキシブルプリント基板は、必要に
より、熱膨張等による伸縮防止のために一部に切
欠窓を形成することもある。第3図a,bおよび
第4図のように、誘電率小のポリイミド製フレキ
シブルプリント基板の各LSIチツプ4との接続部
は上下方向に対してプリテンシヨンのかかるよう
に曲げてあり、誘電率の大きい超多層セラミツク
基板のパツトへの接続部も上下方向に対してプリ
テンシヨンのかかるように曲げられている。
第6図は高抵抗体と電源接続部を一部分に配置
したLSIチツプの斜視図であつて、高抵抗体であ
るタングステンを蒸着によりヒータ8として取り
付けてある。9は高抵抗体の両極パツド部であ
る。第7図は前記両極パツド部に電源端子を接続
し、低融点はんだ7を溶融して取り外した状態を
示した図である。パツド部9には電極取出ピン1
0を設けてもよい。
(考案の効果) 以上説明したように本考案のLSI構造によれ
ば、LSIチツプの交換が容易となり、保守性の改
善に大きく貢献することができる効果がある。
【図面の簡単な説明】
第1図は本考案の超多層セラミツク基板の部分
的な斜視図、第2図はポリイミド製のフレキシブ
ルプリント板の部分的な分解斜視図、第3図aは
ポリイミド製フレキシブルプリント板を組立順に
分解した側面断面図、第3図bは第3図aの組立
状態における側面断面図、第4図はLSIチツプ、
フレキシブルプリント板組立体、および超多層セ
ラミツク基板を組付順に分解した断面図、第5図
は第4図のLSI構造体の組込後の断面図、第6図
は一部に高抵抗体と電源接続部を配置したLSIチ
ツプの斜視図、第7図は電源端子を接続し、低融
点はんだを取り外すときの状態を示した図であ
る。 1……超多層セラミツク基板、2……導体部
分、3……ポリイミド製フレキシブルプリント
板、4……LSIチツプ、5,6……弾性梁部、7
……低融点はんだ、8……ヒータ、9……パツド
部、10……電極取出ピン。

Claims (1)

    【実用新案登録請求の範囲】
  1. 誘電率が大きくかつ超多層化可能な材料と誘導
    率が小さく少なくとも3枚以上から構成されかつ
    弾性を持つ多層絶縁体とからなり、誘電率大、小
    の材料には導電体膜を有し、誘電率小の多層絶縁
    体の各々ICチツプとの接続部及び誘電率大の超
    多層材料のパツトへの接続部は、互いに上下方向
    に対してプリテンシヨンのかかるように曲げられ
    た構成のLSI実装構造において、前記ICチツプの
    一部に高抵抗体と電源端子接続部を配置したこと
    を特徴とするLSI実装構造。
JP9547285U 1985-06-24 1985-06-24 Expired JPH0429574Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9547285U JPH0429574Y2 (ja) 1985-06-24 1985-06-24

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9547285U JPH0429574Y2 (ja) 1985-06-24 1985-06-24

Publications (2)

Publication Number Publication Date
JPS624175U JPS624175U (ja) 1987-01-12
JPH0429574Y2 true JPH0429574Y2 (ja) 1992-07-17

Family

ID=30654621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9547285U Expired JPH0429574Y2 (ja) 1985-06-24 1985-06-24

Country Status (1)

Country Link
JP (1) JPH0429574Y2 (ja)

Also Published As

Publication number Publication date
JPS624175U (ja) 1987-01-12

Similar Documents

Publication Publication Date Title
US5321884A (en) Multilayered flexible circuit package
US6028358A (en) Package for a semiconductor device and a semiconductor device
US4612601A (en) Heat dissipative integrated circuit chip package
JP3176307B2 (ja) 集積回路装置の実装構造およびその製造方法
MY124761A (en) Electronic package for electronic components and method of making same
JP3213291B2 (ja) 多層基板及び半導体装置
JPH07114248B2 (ja) 電子装置パッケージおよびその作製方法
JPH0429574Y2 (ja)
US5099395A (en) Circuit board for mounting electronic components
JPH05191002A (ja) 多層回路板
CA1235528A (en) Heat dissipation for electronic components on ceramic substrate
JPH03798B2 (ja)
JPH0445988B2 (ja)
KR910005443A (ko) 직접 장착 반도체 팩케이지
JPH01191491A (ja) 多重回路板
JP2507175B2 (ja) プリント回路板
JP2661230B2 (ja) 混成集積回路装置
JP2626785B2 (ja) 電子部品搭載用基板
JPH0444256A (ja) 半導体装置
JPH03237791A (ja) 混成集積回路
JPH01286338A (ja) 電子部品搭載用基板
JPH0344952A (ja) 電子回路基板
JPH01145888A (ja) 印刷配線板
JPS59188101A (ja) ヒ−トシンク付高密度複合抵抗体構造
JPH04164341A (ja) 半導体集積回路の実装方法