JPS624175U - - Google Patents
Info
- Publication number
- JPS624175U JPS624175U JP9547285U JP9547285U JPS624175U JP S624175 U JPS624175 U JP S624175U JP 9547285 U JP9547285 U JP 9547285U JP 9547285 U JP9547285 U JP 9547285U JP S624175 U JPS624175 U JP S624175U
- Authority
- JP
- Japan
- Prior art keywords
- dielectric constant
- multilayer
- low dielectric
- chip
- mounting structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000463 material Substances 0.000 claims 3
- 239000012212 insulator Substances 0.000 claims 2
- 239000004642 Polyimide Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Description
第１図は本考案の超多層セラミツク基板の部分
的な斜視図、第２図はポリイミド製のフレキシブ
ルプリント板の部分的な分解斜視図、第３図ａは
ポリイミド製フレキシブルプリント板を組立順に
分解した側面断面図、第３図ｂは第３図ａの組立
状態における側面断面図、第４図はＬＳＩチツプ
、フレキシブルプリント板組立体、および超多層
セラミツク基板を組付順に分解した断面図、第５
図は第４図のＬＳＩ構造体の組込後の断面図、第
６図は一部に高抵抗体と電源接続部を配置したＬ
ＳＩチツプの斜視図、第７図は電源端子を接続し
、低融点はんだを取り外すときの状態を示した図
である。 １……超多層セラミツク基板、２……導体部分
、３……ポリイミド製フレキシブルプリント板、
４……ＬＳＩチツプ、５，６……弾性梁部、７…
…低融点はんだ、８……ヒータ、９……パツド部
、１０……電極取出ピン。
的な斜視図、第２図はポリイミド製のフレキシブ
ルプリント板の部分的な分解斜視図、第３図ａは
ポリイミド製フレキシブルプリント板を組立順に
分解した側面断面図、第３図ｂは第３図ａの組立
状態における側面断面図、第４図はＬＳＩチツプ
、フレキシブルプリント板組立体、および超多層
セラミツク基板を組付順に分解した断面図、第５
図は第４図のＬＳＩ構造体の組込後の断面図、第
６図は一部に高抵抗体と電源接続部を配置したＬ
ＳＩチツプの斜視図、第７図は電源端子を接続し
、低融点はんだを取り外すときの状態を示した図
である。 １……超多層セラミツク基板、２……導体部分
、３……ポリイミド製フレキシブルプリント板、
４……ＬＳＩチツプ、５，６……弾性梁部、７…
…低融点はんだ、８……ヒータ、９……パツド部
、１０……電極取出ピン。
Claims (1)
- 誘電率が大きくかつ超多層化可能な材料と誘導
率が小さく少なくとも３枚以上から構成されかつ
弾性を持つ多層絶縁体とからなり、誘電率大、小
の材料には導電体膜を有し、誘電率小の多層絶縁
体の各々ＩＣチツプとの接続部及び誘電率大の超
多層材料のパツトへの接続部は、互いに上下方向
に対してプリテンシヨンのかかるように曲げられ
た構成のＬＳＩ実装構造において、前記ＩＣチツ
プの一部に高抵抗体と電源端子接続部を配置した
ことを特徴とするＬＳＩ実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9547285U JPH0429574Y2 (ja) | 1985-06-24 | 1985-06-24 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9547285U JPH0429574Y2 (ja) | 1985-06-24 | 1985-06-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS624175U true JPS624175U (ja) | 1987-01-12 |
| JPH0429574Y2 JPH0429574Y2 (ja) | 1992-07-17 |
Family
ID=30654621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9547285U Expired JPH0429574Y2 (ja) | 1985-06-24 | 1985-06-24 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0429574Y2 (ja) |
-
1985
- 1985-06-24 JP JP9547285U patent/JPH0429574Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0429574Y2 (ja) | 1992-07-17 |