JPS59188101A - ヒ−トシンク付高密度複合抵抗体構造 - Google Patents

ヒ−トシンク付高密度複合抵抗体構造

Info

Publication number
JPS59188101A
JPS59188101A JP58061656A JP6165683A JPS59188101A JP S59188101 A JPS59188101 A JP S59188101A JP 58061656 A JP58061656 A JP 58061656A JP 6165683 A JP6165683 A JP 6165683A JP S59188101 A JPS59188101 A JP S59188101A
Authority
JP
Japan
Prior art keywords
resistor
heat sink
composite resistor
substrate
resistor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58061656A
Other languages
English (en)
Inventor
岩田 勇治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP58061656A priority Critical patent/JPS59188101A/ja
Publication of JPS59188101A publication Critical patent/JPS59188101A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Details Of Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野と背景技術〕 本発明は、複合抵抗体構造に関するもので、特に複政個
の抵抗体を高密度に搭載可能であシ、妙・つ、熱特性の
良好なヒートンンク付複合抵抗体構造に関するものであ
る。
近年、コンピュータの性能はますます高速度のものが要
求されてきており、そのため、電子回路は高速度、高集
積度のLSIチップ、およびこれらのLSIチップを高
密度に実装したマルチチップLSIパッケージによ多構
成されている。また、論理電子回路も高速化のためにE
CL(エミッタカップルドロジック)が多く使用されて
いる。そのため、このような高速度の電子回路を搭載し
たマルチテップLSIパッケージでは、基板上において
LSIチップ間の高密度配線を形成するとともに、それ
ぞれの配線に第1図に示すような複合抵抗体構造からな
る終端抵抗を接続しなければならなかった。
第1図に示す従来の複合抵抗体構造1工は、アルミナ七
ラミック基板2、抵抗体3、抵抗用電極6、配線9接続
端子10によ多構成されている。
しかし、この従来の複合抵抗体構造は、抵抗体の配置に
際し、基板内[i−ける発熱に対する配慮(温度分布の
均一化)をしなければならないばかりでなく、基板光り
の電力も放熱に限界があるため高めらり、ないという欠
点があった。さらに、接続端子が全て基板の側面に形成
されているため、抵抗体からの配線は全て基板の側面ま
で引張っていかなけり、ばならず、配線が長くなると基
に配線が複雑化するだめ、これらを緩和するには複合抵
抗体基板の占有面積を増大させなければならないといっ
た欠点があった。このように従来の複合抵抗体構造によ
り、ば複合抵抗体基板での抵抗体の高集積化が図れない
ばかりでなく、前記マルチLSIパッケージ上において
は、配線領域が制限され配線密度を高くできないといっ
た問題点もあった。
〔発明の開示〕
本発明は上記の事情に鑑みてなされたもので、セラミッ
ク基板と、との七ラミック基板の表面に複数個形成され
た抵抗体と、裏面に形成された複数個の外部接続パッド
と、セラミック基板の表と裏を貫通し抵抗体と外部接続
パッドを接続する導通ビアと、上記抵抗体の形成面に取
付けた熱放散用ヒートシンクとによって構成することに
よ如、熱放散が効率よく行なえ抵抗体の高集積、高電力
化を可能とし、且つ抵抗体付着面の配線の長さの短縮化
を可能とし、さらに、マルチチップLSIパッケージ上
において、該パッケージの配線領域の拡大と配線の高密
度化とを合せて可能としたヒートシンク付高密度複合抵
抗体構造の開示を目的とする。
〔実施例の説明〕
第2図は、本発明の実施例の断面図である。図面に示す
ヒートシンク付高密度複合抵抗体構造罠おいて、2はア
ルミナセラミック基板(平板)、3は抵抗体、4は導通
ビア、5は外部接続パッド、6は抵抗用電極、7は接着
剤、8にヒートシンクである。そして、抵抗体3の抵抗
用電極6は、アルミナセラミンク基板2の上に厚膜導体
ペーストをスクリーン印刷した後、約900℃前後の高
温で焼成するJ’7. B9導体印刷法により形成され
ている。
抵抗体3は、この抵抗用電極6の上に厚膜抵抗ペースト
を印刷し焼成して形成している。アルミナセラミック基
板2の裏面にある外部接続パッド5も同様の方漬により
形成されている。又、導通ビア4け、アルミナセラミッ
ク基板2の各々に設けられた貫通孔に上記厚膜導体ペー
ストを埋め込み焼成して形成されており、これにより抵
抗体3の抵抗用電極5と外部接続パッド5とを接続して
いる。接着剤7は、電気的絶縁を有し良熱伝導性材Fl
からなるもので、基板表面の抵抗体3及び抵抗用電極6
を完全に彷い、櫛形状のヒートシンク8を固着している
なお、抵抗体3.抵抗用電極6.外部接続ベッド5を、
本実施例では厚膜ペーストを印刷し、焼成することによ
り形成しているが、蒸着あるいはスパッタにより形成す
るとともできる。
このようにして、アルミナセラミック基板2と、複数個
の抵抗体3と、これら各々の抵抗体3及び複数個の導通
ビア4の各々を接続した複数個の抵抗用電極6と、前記
導通ビア4と接続せしめる複数個9外部接続パッド5と
からなるセラミック複合抵抗体基板と、前記抵抗体3と
抵抗用電fii6とを電気的絶縁を有し良熱伝導材料か
らなる接着剤7で完全に彷い、ヒートシンク8を固着し
てなる本実施例のヒートシンク付高密度複合抵抗体構造
1を実現することができる。
以上に述べた本実施例のヒートシンク付高密度複合抵抗
体構造1を使用することにより、複合抵抗体基板からの
熱放散を飛躍的に向上させることが可能となり、しかも
、抵抗体の高集積化と、複合抵抗体基板内における配線
の長さの短縮、配線の効率化が実現できる。父、マルチ
チップLSIパッケージ上においても、配線領域の拡大
と配線の高密度化を実現することが可能となる。
〔発明の効果〕
以上の如く本発明によれば、複合抵抗体基板からの熱放
散を飛躍的に向上させることが可能となり、抵抗体の高
集積化が実現でき、配線長さの短縮化と配線の効率化を
実現し、さらには、マルチチップLSIパッケージ上に
おいてパッケージ内の配線領域の拡大と配線の高密度化
を可能ならしめるといった効果を有する。
【図面の簡単な説明】
第1図は従来技術による複合抵抗体構造の実施例を示す
斜視図であり、第2図は本発明のヒートシンク付高密度
複合抵抗体構造を示す断面図である。 1・・・ヒートシンク付高密度複合抵抗体構造2・・・
アルミナセラミック基板(平板)3・・・抵抗体   
   4・・・漢通ビア5・・・外部接続パッド  6
・・・抵抗用電極7・パ接着剤      8・・・ヒ
ートシンク出願人  日本電気株式会社

Claims (1)

    【特許請求の範囲】
  1. セラミック基板の表面に複数個の抵抗体を形成すると共
    に、該セラミック基板の裏面に複数個の外部接続パッド
    を形成し、且つセラミック基板の内部を貫通して前記複
    数個の抵抗体と複数個の外部接続パッド間とを接続する
    導通ビアを有するセラミック複合抵抗体基板と、前記セ
    ラミック複合抵抗体基板の抵抗体形成面に熱放散用ヒー
    トシンクを取付けたことを特徴とするヒートシンク付高
    密度複合抵抗体構造。
JP58061656A 1983-04-08 1983-04-08 ヒ−トシンク付高密度複合抵抗体構造 Pending JPS59188101A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58061656A JPS59188101A (ja) 1983-04-08 1983-04-08 ヒ−トシンク付高密度複合抵抗体構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58061656A JPS59188101A (ja) 1983-04-08 1983-04-08 ヒ−トシンク付高密度複合抵抗体構造

Publications (1)

Publication Number Publication Date
JPS59188101A true JPS59188101A (ja) 1984-10-25

Family

ID=13177479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58061656A Pending JPS59188101A (ja) 1983-04-08 1983-04-08 ヒ−トシンク付高密度複合抵抗体構造

Country Status (1)

Country Link
JP (1) JPS59188101A (ja)

Similar Documents

Publication Publication Date Title
JP2960276B2 (ja) 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法
JP3084230B2 (ja) ボール・グリッド・アレイ・パッケージ
JP2592308B2 (ja) 半導体パッケージ及びそれを用いたコンピュータ
JPH0552079B2 (ja)
JPH0546981B2 (ja)
JP2004235650A (ja) ラミネート・キャリアを有する積層チップ電子パッケージとその製造方法
JPH06275739A (ja) セラミック製アダプター及びセラミックパッケージ
JPH06104350A (ja) 多層配線基板
JP2812014B2 (ja) 半導体装置
JPH05191002A (ja) 多層回路板
JPS59188101A (ja) ヒ−トシンク付高密度複合抵抗体構造
JPH04290258A (ja) マルチチップモジュール
JP2001077540A (ja) セラミック基板
JPS6219072B2 (ja)
JPH0513610A (ja) 半導体集積回路チツプ実装用基板
JP3188911B2 (ja) 多層セラミック基板及びその作製方法、並びに半導体パッケージ
JPS5986293A (ja) 多層配線基板
JPH05114665A (ja) 放熱性基板
JPS5864095A (ja) 接続用ピン付多層配線基板
JPS6135703B2 (ja)
JPH10256414A (ja) 半導体パッケージ
JP2592869Y2 (ja) 混成ic装置
JP2626785B2 (ja) 電子部品搭載用基板
JPS59123298A (ja) 半導体装置
JPS6159534B2 (ja)