JPH023263A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH023263A JPH023263A JP15182788A JP15182788A JPH023263A JP H023263 A JPH023263 A JP H023263A JP 15182788 A JP15182788 A JP 15182788A JP 15182788 A JP15182788 A JP 15182788A JP H023263 A JPH023263 A JP H023263A
- Authority
- JP
- Japan
- Prior art keywords
- pad electrode
- wiring board
- wiring layer
- flexible wiring
- solder bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 229910000679 solder Inorganic materials 0.000 claims abstract description 23
- 239000011347 resin Substances 0.000 claims abstract description 9
- 229920005989 resin Polymers 0.000 claims abstract description 9
- 230000006866 deterioration Effects 0.000 abstract description 5
- 239000004020 conductor Substances 0.000 abstract description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052802 copper Inorganic materials 0.000 abstract description 2
- 239000010949 copper Substances 0.000 abstract description 2
- -1 etc. Substances 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 13
- 239000000919 ceramic Substances 0.000 description 9
- 230000035882 stress Effects 0.000 description 7
- 239000004642 Polyimide Substances 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 230000008646 thermal stress Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 208000014617 hemorrhoid Diseases 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
- H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に半導体素子と配線基板
とを半田バンプ電極により接続した半導体装置に関する
。
とを半田バンプ電極により接続した半導体装置に関する
。
従来、半田バンプ電極を有するフリップチップ型の半導
体素子はセラミックスで構成した配線基板に搭載して半
導体装置を構成している。即ち、この種の半導体装置で
は、接続後の信頼性を得るために、半導体素子と基板と
の間で働く熱応力を低減することが重要であり、かつこ
れと併せて回路形成の容易さや強度などの点でセラミッ
クス基板はこれらの目的に適っていた。
体素子はセラミックスで構成した配線基板に搭載して半
導体装置を構成している。即ち、この種の半導体装置で
は、接続後の信頼性を得るために、半導体素子と基板と
の間で働く熱応力を低減することが重要であり、かつこ
れと併せて回路形成の容易さや強度などの点でセラミッ
クス基板はこれらの目的に適っていた。
上述した従来の半導体装置は、セラミックス基板上に半
導体素子が半田バンプにより一体的に固着されるため、
セラミックス基板と半導体素子との熱膨張率の差によっ
て両者間に熱応力が生じ、これが半田バンプの接続部に
加えられて半田バンプ接続部を劣化させるという問題が
ある。
導体素子が半田バンプにより一体的に固着されるため、
セラミックス基板と半導体素子との熱膨張率の差によっ
て両者間に熱応力が生じ、これが半田バンプの接続部に
加えられて半田バンプ接続部を劣化させるという問題が
ある。
また、セラミックス基板上に接続された半導体素子は特
性評価後のリプレースが困難であるばかりでなく、搭載
した状態でのバーンインテストが困難なことから、初期
的な信頼性評価は完成品あるいはこれに近い状態で行わ
れる。従って、半導体素子の不良と接続部分の不良は製
品の歩留りに直接影響を及ぼすようになる。
性評価後のリプレースが困難であるばかりでなく、搭載
した状態でのバーンインテストが困難なことから、初期
的な信頼性評価は完成品あるいはこれに近い状態で行わ
れる。従って、半導体素子の不良と接続部分の不良は製
品の歩留りに直接影響を及ぼすようになる。
本発明は半田バンプ接続部の劣化を防止して信頼性を向
上した半導体装置を提供することを目的としている。
上した半導体装置を提供することを目的としている。
本発明の半導体装置は、配線層を樹脂フィルムで被覆し
たフレキシブル配線板の表面一部に、前記配線層に導通
される素子搭載パッド電極と外部接続パッド電極を夫々
露呈状態に設け、半田バンプ電極を有する半導体素子を
前記素子搭載パッド電極に接続してモジュールを構成し
、このモジュールを多層配線を形成した回路基板に搭載
し、かつモジュールの外部接続パッド電極を回路基板の
接続バット電極に半田付けした構成としている。
たフレキシブル配線板の表面一部に、前記配線層に導通
される素子搭載パッド電極と外部接続パッド電極を夫々
露呈状態に設け、半田バンプ電極を有する半導体素子を
前記素子搭載パッド電極に接続してモジュールを構成し
、このモジュールを多層配線を形成した回路基板に搭載
し、かつモジュールの外部接続パッド電極を回路基板の
接続バット電極に半田付けした構成としている。
上述した構成では、フレキシブル配線板の変形性により
、半田バンブ接続部に生じる応力を吸収して緩和し、該
接続部の劣化を防止する。また、フレキシブル配線板に
設けた外部接続パッド電極によりモジュールを多層配線
構造の回路基板へ搭載し、実装の高密度化を実現する。
、半田バンブ接続部に生じる応力を吸収して緩和し、該
接続部の劣化を防止する。また、フレキシブル配線板に
設けた外部接続パッド電極によりモジュールを多層配線
構造の回路基板へ搭載し、実装の高密度化を実現する。
〔実施例］
次に、本発明を図面を参照して説明する。
第１図は本発明の第１実施例の断面図である。
フレキシブル配線板１は、銅等の薄膜導電材料からなる
配線Ｎ２と、この配線層２を厚さ方向に挟むように被覆
するポリイミド等からなる樹脂フィルム３から構成され
る。そして、フレキシブル配線板１の表面中央寄りの位
置には、前記配線層２に導通してその表面を露呈させた
素子搭載パッド電極４を形成し、また裏面周辺寄りの位
置には、配線層２に導通してその表面を露呈させた外部
接続パッド電極５を形成している。
配線Ｎ２と、この配線層２を厚さ方向に挟むように被覆
するポリイミド等からなる樹脂フィルム３から構成され
る。そして、フレキシブル配線板１の表面中央寄りの位
置には、前記配線層２に導通してその表面を露呈させた
素子搭載パッド電極４を形成し、また裏面周辺寄りの位
置には、配線層２に導通してその表面を露呈させた外部
接続パッド電極５を形成している。
そして、半田バンプ電極１２を有するシリコン等の半導
体素子１１を前記素子搭載パッド電極４に接続すること
により半導体素子１１をフレキシブル配線板１に搭載し
てモジュールを構成している。
体素子１１を前記素子搭載パッド電極４に接続すること
により半導体素子１１をフレキシブル配線板１に搭載し
てモジュールを構成している。
一方、回路基板２１はここでは多層回路基板として構成
しており、セラミックス又は樹脂からなる絶縁材２２内
に、薄膜導電材料からなる複数の配線層２３を積層状態
に形成している。そして、最上層の配線層には、その一
部に接続して表面を露呈させた接続パッド電極２４を形
成している。
しており、セラミックス又は樹脂からなる絶縁材２２内
に、薄膜導電材料からなる複数の配線層２３を積層状態
に形成している。そして、最上層の配線層には、その一
部に接続して表面を露呈させた接続パッド電極２４を形
成している。
この接続パッド電極２４は、前記フレキシブル配線板１
の外部接続パッド電極５に対応する位置に設けている。
の外部接続パッド電極５に対応する位置に設けている。
しかる上で、前記フレキシブル配線板１に構成したモジ
ュールを回路基板２１上に乗せ、かつ半田２５により外
部接続パッド電極５と接続パッド電極２４を接続して半
導体装置を構成している。
ュールを回路基板２１上に乗せ、かつ半田２５により外
部接続パッド電極５と接続パッド電極２４を接続して半
導体装置を構成している。
この構成において、フレキシブル配線板１を構成する基
板と、半導体素子１１を構成するシリコンの各線膨張係
数を夫々α１．α、とし、基板とシリコンの弾性係数を
Ｅ、、Ｅ、とじて、半田バンプ接続部分に加わる引張応
力を求める。なお、ここでは計算を簡略化するために両
端が固定された熱膨張というモデルとして求める（黒木
閘司部著「材料力学」森北出版等を参考とした）。
板と、半導体素子１１を構成するシリコンの各線膨張係
数を夫々α１．α、とし、基板とシリコンの弾性係数を
Ｅ、、Ｅ、とじて、半田バンプ接続部分に加わる引張応
力を求める。なお、ここでは計算を簡略化するために両
端が固定された熱膨張というモデルとして求める（黒木
閘司部著「材料力学」森北出版等を参考とした）。
ここでσ：熱応力、Ｗ１ ：基板厚さ、Ｗｂ：シリコン
厚さ、ｔ：温度差。
厚さ、ｔ：温度差。
基板としてポリイミドを使用する場合、ポリイミドの弾
性係数を３ Ｘ １０１０２（／ ｍｍ２） 、線膨張
係数を５０Ｘ１０−６（１／Ｋ） 、 シリコンの弾
性係数を１．９Ｘ １０’ （ｋｇ／ ｎｕｎ”） 、
線膨張係数を４Ｘ１０−６（１／Ｋ）、（１）式のＷｂ
／Ｗ、を１として求められる熱応力をσ１とし、同様に
セラミックス（アルミナ）の弾性係数を３ ｘ １０’
（ｋｇ／ ｍｍ２） 、線膨張係数を７ ｘｌＯ−６
（１／ Ｋ）とし、求められる熱応力をσ２とすると、 σ１戊０．０１３６・ｔ ａ ｚ ＣＣ０，０３４９・ｔ となり、ポリイミドを用いた基板の方が熱応力は小さく
なる。
性係数を３ Ｘ １０１０２（／ ｍｍ２） 、線膨張
係数を５０Ｘ１０−６（１／Ｋ） 、 シリコンの弾
性係数を１．９Ｘ １０’ （ｋｇ／ ｎｕｎ”） 、
線膨張係数を４Ｘ１０−６（１／Ｋ）、（１）式のＷｂ
／Ｗ、を１として求められる熱応力をσ１とし、同様に
セラミックス（アルミナ）の弾性係数を３ ｘ １０’
（ｋｇ／ ｍｍ２） 、線膨張係数を７ ｘｌＯ−６
（１／ Ｋ）とし、求められる熱応力をσ２とすると、 σ１戊０．０１３６・ｔ ａ ｚ ＣＣ０，０３４９・ｔ となり、ポリイミドを用いた基板の方が熱応力は小さく
なる。
また、通常ではフレキシブル基板は半導体素子よりも薄
（、セラミックス基板は半導体素子よりも厚いことを考
慮すると両者の差は更に大きくなリ、ポリイミドを用い
たフレキシブル基板の優位性が示される。
（、セラミックス基板は半導体素子よりも厚いことを考
慮すると両者の差は更に大きくなリ、ポリイミドを用い
たフレキシブル基板の優位性が示される。
以上述べてきたことより、ポリイミド等をフィルム状と
したフレキシブル配線板は、適切な形状とすることによ
って低応力化あるいは応力を吸収させることが可能とな
り、半田バンブ電極１２と素子搭載パッド電極４の接続
部における応力を吸収緩和して該接続部の劣化を防止す
る。
したフレキシブル配線板は、適切な形状とすることによ
って低応力化あるいは応力を吸収させることが可能とな
り、半田バンブ電極１２と素子搭載パッド電極４の接続
部における応力を吸収緩和して該接続部の劣化を防止す
る。
また、この構成ではモジュールの状態で外部接続パッド
電極５に試験装置等を接続することが可能であり、バー
ンインテスト等を容易に実行することが可能となる。
電極５に試験装置等を接続することが可能であり、バー
ンインテスト等を容易に実行することが可能となる。
なお、フレキシブル配線板１は形状を自由に設計でき、
これを搭載する回路基板２１に合わせて必要箇所に開口
部、接続電極等を設けることができる。また、フレキシ
ブル配線板には、−要分の配線層を付加させて多層化を
実現することも可能である。
これを搭載する回路基板２１に合わせて必要箇所に開口
部、接続電極等を設けることができる。また、フレキシ
ブル配線板には、−要分の配線層を付加させて多層化を
実現することも可能である。
第２図は本発明の第２実施例を示す断面図であり、第１
図と同一部分には同一符号を付しである。
図と同一部分には同一符号を付しである。
二の実施例では、フレキシブル配線板ＩＡに二層の配線
層２ａ、２ｂを形成するとともに、その表面には多数個
の素子搭載パッド電極４を形成し、各素子搭載パッド電
極に夫々半導体素子１１を半田バンブ電極１２を利用し
て搭載している。また、回路基板２１には配線層２３を
多層に形成し、その表面に設けた接続パッド電極２４に
フレキシブル配線板ＩＡの外部接続パッド電極５を半田
２５により接続している。
層２ａ、２ｂを形成するとともに、その表面には多数個
の素子搭載パッド電極４を形成し、各素子搭載パッド電
極に夫々半導体素子１１を半田バンブ電極１２を利用し
て搭載している。また、回路基板２１には配線層２３を
多層に形成し、その表面に設けた接続パッド電極２４に
フレキシブル配線板ＩＡの外部接続パッド電極５を半田
２５により接続している。
この構成においても、前記第１実施例と同様に半導体素
子１１の半田バンプ１２との接続部分に加わる応力を一
層少ないものにすることができる。
子１１の半田バンプ１２との接続部分に加わる応力を一
層少ないものにすることができる。
また、１つのフレキシブル配線板ＩＡに多数個の半導体
素子１１を搭載することができるため、半導体素子の実
装密度を向上させることも可能となる。
素子１１を搭載することができるため、半導体素子の実
装密度を向上させることも可能となる。
以上説明したように本発明は、配線層を樹脂フィルムで
被覆したフレキシブル配線板に半田バンブ電極を有する
半導体素子を搭載してモジュールを構成しているので、
フレキシブル配線板の変形性により半田バンプ接続部に
生じる応力を吸収して緩和し、該接続部の劣化を防止す
ることができる。また、このモジュールを多層配線構造
の回路基板に搭載しているので、実装密度の向上を図り
、高集積化を実現できる効果もある。
被覆したフレキシブル配線板に半田バンブ電極を有する
半導体素子を搭載してモジュールを構成しているので、
フレキシブル配線板の変形性により半田バンプ接続部に
生じる応力を吸収して緩和し、該接続部の劣化を防止す
ることができる。また、このモジュールを多層配線構造
の回路基板に搭載しているので、実装密度の向上を図り
、高集積化を実現できる効果もある。
第１図は本発明の第１実施例の断面図、第２図は第２実
施例の断面図である。 １、ＩＡ・・・フレキシブル配線板、２．２ａ、２ｂ・
・・配線層、 ３・・・樹脂フィルム、４・・・素子搭
載パッド電極、 ５・・・外部接続パッド電極、６・・
・開口部、１１・・・半導体素子、１２・・・半田バン
ブ電極、２１・・・回路基板、２２・・・絶縁材（セラ
ミックス。 樹脂）、２３・・・配線層、２４・・・接続パッド電極
、２５・・・半田。 痔
施例の断面図である。 １、ＩＡ・・・フレキシブル配線板、２．２ａ、２ｂ・
・・配線層、 ３・・・樹脂フィルム、４・・・素子搭
載パッド電極、 ５・・・外部接続パッド電極、６・・
・開口部、１１・・・半導体素子、１２・・・半田バン
ブ電極、２１・・・回路基板、２２・・・絶縁材（セラ
ミックス。 樹脂）、２３・・・配線層、２４・・・接続パッド電極
、２５・・・半田。 痔
Claims (1)
- １、配線層を樹脂フィルムで被覆したフレキシブル配線
板の表面一部に、前記配線層に導通される素子搭載パッ
ド電極と外部接続パッド電極とを夫々露呈状態に設け、
半田バンプ電極を有する半導体素子を前記素子搭載パッ
ド電極に接続してモジュールを構成し、このモジュール
を多層配線を形成した回路基板に搭載し、かつモジュー
ルの外部接続パッド電極を、前記多層配線に導通される
回路基板の接続パッド電極に半田付けしたことを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63151827A JP2638089B2 (ja) | 1988-06-20 | 1988-06-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63151827A JP2638089B2 (ja) | 1988-06-20 | 1988-06-20 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH023263A true JPH023263A (ja) | 1990-01-08 |
| JP2638089B2 JP2638089B2 (ja) | 1997-08-06 |
Family
ID=15527180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63151827A Expired - Lifetime JP2638089B2 (ja) | 1988-06-20 | 1988-06-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2638089B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5293067A (en) * | 1991-05-23 | 1994-03-08 | Motorola, Inc. | Integrated circuit chip carrier |
| JPH06232325A (ja) * | 1993-02-05 | 1994-08-19 | Hitachi Cable Ltd | 複合リードフレーム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61251142A (ja) * | 1985-04-30 | 1986-11-08 | Nec Corp | Ｌｓｉ実装構造 |
-
1988
- 1988-06-20 JP JP63151827A patent/JP2638089B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61251142A (ja) * | 1985-04-30 | 1986-11-08 | Nec Corp | Ｌｓｉ実装構造 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5293067A (en) * | 1991-05-23 | 1994-03-08 | Motorola, Inc. | Integrated circuit chip carrier |
| JPH06232325A (ja) * | 1993-02-05 | 1994-08-19 | Hitachi Cable Ltd | 複合リードフレーム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2638089B2 (ja) | 1997-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2570498B2 (ja) | 集積回路チップ・キャリア | |
| US6331221B1 (en) | Process for providing electrical connection between a semiconductor die and a semiconductor die receiving member | |
| JP3176307B2 (ja) | 集積回路装置の実装構造およびその製造方法 | |
| JP2001203319A (ja) | 積層型半導体装置 | |
| JPH1056093A (ja) | 半導体装置およびその半導体装置を組み込んだ電子装置 | |
| JPH01209746A (ja) | 半導体装置 | |
| JP2907127B2 (ja) | マルチチップモジュール | |
| JP2000216550A (ja) | 積層プリント配線基板 | |
| JPH023263A (ja) | 半導体装置 | |
| JP3549316B2 (ja) | 配線基板 | |
| JP2001094228A (ja) | 半導体装置の実装構造 | |
| JP2847949B2 (ja) | 半導体装置 | |
| JPH0228342A (ja) | 半導体装置 | |
| JPH1126634A (ja) | 半導体装置 | |
| JP2001110978A (ja) | 半導体装置の実装構造 | |
| JPH0735389Y2 (ja) | 半導体装置 | |
| JPS586951B2 (ja) | 電子回路装置 | |
| JP3462591B2 (ja) | 混成集積回路装置 | |
| TWI294676B (en) | Semiconductor package structure | |
| JPH0574943B2 (ja) | ||
| JP2004228162A (ja) | 電子制御装置 | |
| JPH08213497A (ja) | 半導体装置及びその製造方法 | |
| JP2592869Y2 (ja) | 混成ｉｃ装置 | |
| JP2661230B2 (ja) | 混成集積回路装置 | |
| KR19980025889A (ko) | 중합체층이 개재된 반도체 칩과 기판 간의 범프 접속 구조 |