JPS61250765A - マルチプロセツサシステムの排他制御方式 - Google Patents

マルチプロセツサシステムの排他制御方式

Info

Publication number
JPS61250765A
JPS61250765A JP9098585A JP9098585A JPS61250765A JP S61250765 A JPS61250765 A JP S61250765A JP 9098585 A JP9098585 A JP 9098585A JP 9098585 A JP9098585 A JP 9098585A JP S61250765 A JPS61250765 A JP S61250765A
Authority
JP
Japan
Prior art keywords
exclusive control
flop
shared resource
flip
control flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9098585A
Other languages
English (en)
Inventor
Takashi Sugiyama
杉山 俊
Takashi Hiraoka
平岡 孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP9098585A priority Critical patent/JPS61250765A/ja
Publication of JPS61250765A publication Critical patent/JPS61250765A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の技術分野] 本発明は、マルチプロセッサシステムにおける共有資源
の排他処理を行う排他制御方式に関する。
[発明の技術的背景] 第2図は従来この種の排他制御方式を用いたマルチプロ
セッサシステムの一例を示したブロック図である。シス
テムバス1に複数の演算処理装置(PU)2−1.2−
2.2−3、・・・が接続されている。また、このバス
1には、共有資源管理ユニット(CRM)3を介して主
記憶装置等から成る共有資源4が接続されている。なお
、共有資源管理ユニット3内には排他制御用フリップフ
ロップ31が設けられている。
複数台の演算処理装置2−1.2−2.2−3゜・・・
の中の任意の1台が排他処理が必要な共有資源(主記憶
装置中のシステムキュー等)4にアクセスする時、共有
資源管理ユニット3の中の排他制御用フリップフロップ
31がリセットしていればこれをセットし、他の演算処
理装置の上記共有資源4に対するアクセスを抑止するよ
うにする。なお。
排他制御用フリップフロップ31がセットしている場合
は、現在アクセス中の演算処理装置を除いた他の演算処
理装置はこのフリップフロップ31がリセットされるま
で共有資源4にアクセスできないような処理が共有資源
管理ユニット3によって行われる。共有資源4にアクセ
ス中の演算処理装置はその処理が終了したら、排他制御
用フリップフロップ31をリセットして、共有資源4を
解放する。
[背景技術の問題点] しかし、従来のような排他制御方式では、アクセス中の
演算処理装置が排他制御用フリップフロップ31をセッ
トしたままダウンしてしまうと、他の演算処理装置が共
有資源4ヘアクセスしようとしても、これを行うことが
できず、システム全体がロックアウトしてしまうという
欠点があった。
[発明の目的] 本発明の目的は、上記の欠点に鑑み、共有資源アクセス
中の演算処理装置のダウンによってシステム全体がロッ
クアウトすることを防止したマルチプロセッサシステム
の排他制御方式を提供することにある。
[発明のII要] 本発明は、共有資源をアクセスする複数の演算処理装置
が共有資源管理ユニット内の排他制御用フリップフロッ
プをセットして伯の演算処理装置の前記共有資源へのア
クセスを不可能とする排他制御を行うマルチプロセラナ
システムにおいて、前記排他制御用フリップフロップが
セットされると同時に計時を開始する計時手段と、この
計時手段が上記共有資源を占有する最大予想時間計時し
た時前記排他制御用フリツ′プフロツプがセット状態に
ある場合この排他制御用フリップフロップをリセットと
する排他制御用フリップフロップリセット手段とを具備
して成るマルチプロセラ丈システムの排他制御方式を用
いることにより、上記目的を達成するものである。
[発明の実施例] 以下本発明の一実施例を従来例と同一部には同一符号を
付して図面を参照して説明する。第1図は本発明のマル
チプロセッサシステムの排他制御方式を適用したマルチ
プロセッサシステムの一実施例を示したブロック図であ
る。システムバス1に複数台の演算処理装置(PU)2
−1.2−2.2−3.・・・が接続されている。また
、このシステムバス1には共有資源管理ユニット(CR
M)3を介して主記憶装置等から成る共有資源4が接続
されている。なお、共有資源管理ユニット3には排他制
御用フリップフロップ31、排他制御用フリップフロッ
プ31がセットしている時間をカウントするタイマカウ
ンタ32、排他制御用フリップフロップ31が所定時間
以上セットし続けているとこの排他制御用フリップフロ
ップ31をリセットする排他制御用フリップフロップリ
セット回路33が設けられている。
次に本実施例の動作について説明する。先ず共有資源4
がどの演算処理装置にも専有されていない状態で、例え
ば演算処理装置2−1が専有要求を共有資源管理ユニッ
ト3に出すと、この共有資源管理ユニット3内の排他制
御用フリップフロップ31がセットされ、演算処理装置
2−1は共有資源4を排他的(他の演算処理装置がアク
セスできない)に使用できるようになる。ところで、共
有資源管理ユニット3は、排他制御用フリップフロップ
31をセットすると同時に、タイマカウンタ32を起動
して排他制御用フリップフロップ31がセットされてい
る時間の計時を始める。このような状態で、たまたま演
算処m装M2−1がダウンしてしまうと、排他制御用フ
リップフロップ31のセット状態が続き、他の演算処理
装置が共有資源子にアクセスできない状態となる。しか
し、排他制御用フリップフロップリセット回路33はタ
イマカウンタ32の計時時間が所定値(共有資料を占有
する最大予想時間)に達すると、排他制御用フリップフ
ロップ31をリセットして、他の演算処理装置が共有資
源4を使用することを可能としてシステム全体のダウン
を防止する。
ところで、通常は演算処理装置2−1による資源4への
アクセス終了時に、共有資源管理ユニット3へ解放要求
を出す。これにより、排他制御用フリップフロップ31
がリセットされると共に、タイマカウンタ32ちリセッ
トされ、次に排他制御用フリップフロップ31がセット
された時に初期値から計時が行なわれるような状態とな
る。なお、タイマカウンタ32に設定されている所定時
間は、演算処理装置がアクセス中に排他制御用フリップ
フロップ31がリセットされるようなことがない、適切
な時間に設定されている。
本実施例によれば、アクセス中の演算処理vL置がダウ
ンしても、所定時間経つと排他制御用フリップフロップ
31がリセットされ、他の演算処理装置の共有資源4に
対するアクセスを可能とするため、1台の演算処理装置
がダウンしてもシステム全体がロックアウトしてダウン
する事態を防止することができ、システムの稼動率を向
上させることができる。
[発明の効果] 以上記述した如く本発明のマルチプロセッサシステムの
排他制御方式によれば、共有資源にアクセスする演算処
理装置によってセットされた排他制御用フリップフロッ
プが、所定時間以上セットされたままの状態である時は
、この排他制御用フリップフロップをリセットする方式
とすることにより、共有資源アクセス中の演算処理装置
のダウンによってシステム全体がロックアウトすること
を防止し得る効果がある。
【図面の簡単な説明】
第1図は本発明のマルチプロセッサの排他制御方式を適
用したマルチプロセッサシステムの一実施例を示したブ
ロック図、第2図は従来のマルチプロセッサの排他制御
方式を適用したマルチプロセッサシステムの一例を示し
たブロック図である。 1・・・システムバス 2−1〜2−3・・・演算処理装置 3・・・共有資源管理ユニット 4・・・共有資源 31・・・排他制御用フリップフロップ32・・・タイ
マカウンタ

Claims (1)

    【特許請求の範囲】
  1. 共有資源をアクセスする複数の演算処理装置が共有資源
    管理ユニット内の排他制御用フリップフロップをセット
    して他の演算処理装置の前記共有資源へのアクセスを不
    可能とする排他制御を行うマルチプロセッサシステムに
    おいて、前記排他制御用フリップフロップがセットされ
    ると同時に計時を開始する計時手段と、この計時手段が
    上記共有資源を占有する最大予想時間計時した時前記排
    他制御用フリップフロップがセット状態にある場合この
    排他制御用フリップフロップをリセットとする排他制御
    用フリップフロップリセット手段とを具備して成ること
    を特徴とするマルチプロセッサシステムの排他制御方式
JP9098585A 1985-04-30 1985-04-30 マルチプロセツサシステムの排他制御方式 Pending JPS61250765A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9098585A JPS61250765A (ja) 1985-04-30 1985-04-30 マルチプロセツサシステムの排他制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9098585A JPS61250765A (ja) 1985-04-30 1985-04-30 マルチプロセツサシステムの排他制御方式

Publications (1)

Publication Number Publication Date
JPS61250765A true JPS61250765A (ja) 1986-11-07

Family

ID=14013802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9098585A Pending JPS61250765A (ja) 1985-04-30 1985-04-30 マルチプロセツサシステムの排他制御方式

Country Status (1)

Country Link
JP (1) JPS61250765A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6491265A (en) * 1987-10-02 1989-04-10 Hitachi Ltd Interlocking control system
JPH02156366A (ja) * 1988-12-08 1990-06-15 Nec Corp 共有ディスク制御方式
JPH05204819A (ja) * 1992-01-24 1993-08-13 Shikoku Nippon Denki Software Kk 排他処理方式
WO2010095198A1 (ja) * 2009-02-17 2010-08-26 パナソニック株式会社 資源排他制御方法および資源排他制御装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6491265A (en) * 1987-10-02 1989-04-10 Hitachi Ltd Interlocking control system
JPH02156366A (ja) * 1988-12-08 1990-06-15 Nec Corp 共有ディスク制御方式
JPH05204819A (ja) * 1992-01-24 1993-08-13 Shikoku Nippon Denki Software Kk 排他処理方式
WO2010095198A1 (ja) * 2009-02-17 2010-08-26 パナソニック株式会社 資源排他制御方法および資源排他制御装置
JP2010191575A (ja) * 2009-02-17 2010-09-02 Panasonic Corp 資源排他制御方法および資源排他制御装置
US8463911B2 (en) 2009-02-17 2013-06-11 Panasonic Corporation Exclusive control method of resource and exclusive controller of resource
US9135085B2 (en) 2009-02-17 2015-09-15 Socionext Inc. Exclusive control method of resource and exclusive controller of resource

Similar Documents

Publication Publication Date Title
JPS5812611B2 (ja) デ−タテンソウセイギヨホウシキ
US5339443A (en) Arbitrating multiprocessor accesses to shared resources
US5167022A (en) Multiprocessor bus locking system with a winning processor broadcasting an ownership signal causing all processors to halt their requests
JPH0354375B2 (ja)
JPS61250765A (ja) マルチプロセツサシステムの排他制御方式
JP2507071B2 (ja) バスロック制御方式
EP0366433B1 (en) Multiprocessor interlock
JP2848681B2 (ja) マルチプロセッサシステムの排他制御回路
JPH03263158A (ja) 共通バス調停制御方式
JP3597621B2 (ja) ロック転送制御方式
JPS5839343B2 (ja) マルチプロセツサシステム ノ ユウセンセイギヨホウシキ
JP2501594Y2 (ja) システム・リセット回路
JPH02166549A (ja) 共有メモリ制御装置
JPS63146153A (ja) プロセツサ間排他制御処理方式
JPH01300365A (ja) マルチプロセッサシステムの排他制御方式
JPS6126168A (ja) 情報処理装置のメモリロツク解除方式
JPS6378264A (ja) マルチプロセツサにおける共通メモリアクセス競合制御方式
JPS6125249A (ja) 排他制御方式
CN116860465A (zh) 实现同步锁的方法及相关设备
JPS5845050B2 (ja) バス集中監視方式
JPS638503B2 (ja)
JPS5814231A (ja) 多重情報処理装置システム
JPS5839344B2 (ja) マルチプロセツサシステム ノ セイギヨホウシキ
JPS63201760A (ja) テストアンドセツト方式
JPS60178572A (ja) マルチプロセツサ装置