JP2501594Y2 - システム・リセット回路 - Google Patents

Description

【考案の詳細な説明】 〈産業上の利用分野〉 本考案は、コンピュータ・システム等に設置され、シ
ステム内のリセット要因から信号を受けてシステム・リ
セット信号を発生するシステム・リセット回路に関し、
特に、システムのハングアップを防止し信頼性の向上を
図るものである。

〈従来の技術〉 一般に、コンピュータ・システム等には複数のリセッ
ト要因が存在し、これらのリセット要因から信号を受け
てシステム全体をリセットするシステム・リセット回路
がシステム内に設置される。

ここで、リセット要因から信号を受けてシステム全体
をリセットする場合、システム内のあるデバイスが主記
憶にアクセスしていると、主記憶に対する信号が規定を
満たさずに変化する。このため、主記憶内の記憶内容が
保証されず、リセット解除後は主記憶の内容を信用する
ことができなくなる。

このような状況を避けるため、システムにリセットを
与える場合には、システム・リセット回路がバス権を取
得し、他のデバイスが主記憶にアクセスできないような
状態にし、それからリセットを発生するようにしてい
る。この方法によれば、主記憶の内容が破壊されないの
で、リセット解除後であっても主記憶の内容を利用でき
る。

〈発明が解決しようとする課題〉 しかしながら、上記のような従来の方法によれば、シ
ステム・リセット回路がバス権を取得するまでシステム
にリセットが与えられないので、（１）あるデバイスが
バス権を握ったまま開放しないような状態に陥った場
合、（２）システム内のバス・アービタが暴走してアー
ビトレーションを行わない場合、等、何らかの原因によ
りシステム・リセット回路がバス権を取得できないと、
システムにリセットをかけることができないという問題
があった。

本考案は、上記のような問題を解決することを課題と
し、システム・リセット回路を有するシステムにおいて
システムのハングアップを防止し、信頼性の向上を図る
ことを目的とする。

〈課題を解決するための手段〉 以上の課題を解決した本考案は、少なくとも１個以上
のリセット要因があるシステムに設置され、前記リセッ
ト要因からリセット要求を受けて当該システム全体にリ
セットする場合、バス権を取得して他のデバイスが主記
憶にアクセスできないような状態にして、それからリセ
ットを発生するシステム・リセット回路において、前記
リセット要求を入力してリセット要求信号を出力する入
力部と、前記リセット要求信号を受けてバス権要求信号
を出力してバス権を取得するリクエスタと、前記バス権
要求信号が出力されている時間を監視するタイマと、前
記バス権要求信号が出力されてから規定時間内に前記バ
ス権を取得できなかった際にフラグを設定するフラグ設
定部と、前記リクエスタから出力されたバス権許可信号
を受けた際または前記タイマのタイムアウト信号を受け
た際に規定幅のリセット・パルスを出力するリセット出
力部とから構成されることを特徴とするシステム・リセ
ット回路である。

〈作用〉 本考案のシステム・リセット回路は、リセット要求を
受けるとバス権取得動作を開始し、バス権を取得すると
リセット信号を出力し、一定時間経過してもバス権を取
得できない場合はフラグを設定してから規定幅のリセッ
ト・パルスを出力する。

〈実施例〉 第１図は本考案を実施したシステム・リセット回路を
表わす構成ブロック図である。

本考案のシステム・リセット回路は、リセット要因か
らリセット要求RES1,…,RESnを入力しリセット要求信号
REQを出力する入力部（RESIN）１、このリセット要求信
号REQを受けてバス権要求信号BREQを出力しバス権許可
信号BGRNTを受けてバス権を取得するリクエスタ２、バ
ス権要求信号BREQが出力されている時間を監視するタイ
マ３、バス権要求信号BREQを出力してから規定時間内に
バス権を取得できなかった際にフラグFGを設定するフラ
グ設定部４、リクエスタ２からバス権許可信号BGRNTを
受けた際またはタイマ３からタイムアウト信号TOUTを受
けた際に規定幅のリセット・パルスResetを出力するリ
セット出力部（RESOUT）５から構成される。

尚、フラグ設定部４のフラグFGはプロセッサから読み
出せるようにする。

このような構成の本考案のシステム・リセット回路の
動作を第２図及び第３図のタイムチャートを用いて説明
する。

第２図に示す動作例は、システム・リセット回路がバ
ス権を取得できた場合である。

リセット要因からのリセット要求RESi“L"が入力部１
に与えられると、入力部１はリセット要求信号REQ“L"
をリクエスタ２に与え、リクエスタ２はバス権要求信号
BREQ“L"を出力する。更にリクエスタ２は、バス権許可
信号BGRNT“L"を受け付け、このシステム・リセット回
路はバス権を取得する。

バス権取得後、リクエスタ２はリセット出力部５に許
可信号GRANT“L"を与え、リセット出力部５はリセット
・パルスReset“L"を規定時間T_RESアサートし、ネゲー
トする。

尚、タイマ３はバス権要求信号BREQ“L"により起動す
るが、一定時間以内にバス権を取得できたためタイムア
ウト信号TOUTを出力せず、フラグFGもセットされない。

第３図に示す動作例は、システム・リセット回路がバ
ス権を取得できなかった場合である。

リセット要因からのリセット要求RESi“L"、入力部１
からのリセット要求信号REQ“L"、リクエスタ２からの
バス権要求信号BREQ“L"によりタイマ３が起動する。こ
こまでは第２図の場合と同様である。

そして、時間T_BR経過しても、バス権許可信号GRANT
“L"が与えられず、タイマ３はタイムアップしてタイム
アウト信号TOUT“L"を出力する。これにより、フラグ設
定部４はフラグFG“H"をセットする。

続いてタイムアウト信号TOUT“L"はリセット出力部５
に与えられ、リセット出力部５はリセット・パルスRese
t“L"を一定時間T_RES出力し、システムをリセットす
る。

第２図及び第３図の動作例で説明したように、リセッ
ト解除後、プロセッサは、フラグFGを読み出すことによ
り、主記憶の内容がそのまま利用できるかどうかを知る
ことができる。

即ち、フラグFGがセットされていなければ、バス権を
取得した後にリセットをかけたことを表わし、主記憶の
内容は破壊されておらずそのまま利用できる。フラグFG
がセットされていれば、バス権を取得できないままリセ
ットをかけたことを表わし、主記憶の内容は破壊されて
いる可能性があり、そのままでは利用できない。

〈考案の効果〉 本考案のシステム・リセット回路によれば、以下の効
果を得ることができる。

（１）主記憶の内容を破壊せずにリセットをかけられる
という従来技術の利点をそのまま有するとともに、バス
権を取得できなくても一定時間後強制的にリセットをか
けるので、確実にリセット動作を実行できる。

（２）バス権を取得できずに強制的にリセットをかけた
場合でも、このことを示すフラグがセットされるので、
リセット解除後に主記憶の内容が破壊されているか否か
を判断することができる。

（３）確実にリセットをかけることができ、システムの
ハングアップを防止し、信頼性の向上を図ることができ
る。

【図面の簡単な説明】

第１図は本考案のシステム・リセット回路を表わす構成
ブロック図、第２図及び第３図は本考案回路の動作を表
わすタイムチャートである。 １……入力部、２……リクエスタ、３……タイマ、４…
…フラグ設定部、５……リセット出力部。

Claims (1)

(57)【実用新案登録請求の範囲】
1. 【請求項１】少なくとも１個以上のリセット要因がある
   システムに設置され、前記リセット要因からリセット要
   求を受けて当該システム全体にリセットする場合、バス
   権を取得して他のデバイスが主記憶にアクセスできない
   ような状態にして、それからリセットを発生するシステ
   ム・リセット回路において、前記リセット要求を入力し
   てリセット要求信号を出力する入力部と、前記リセット
   要求信号を受けてバス権要求信号を出力してバス権を取
   得するリクエスタと、前記バス権要求信号が出力されて
   いる時間を監視するタイマと、前記バス権要求信号が出
   力されてから規定時間内に前記バス権を取得できなかっ
   た際にフラグを設定するフラグ設定部と、前記リクエス
   タから出力されたバス権許可信号を受けた際または前記
   タイマのタイムアウト信号を受けた際に規定幅のリセッ
   ト・パルスを出力するリセット出力部とから構成される
   ことを特徴とするシステム・リセット回路。