JPS61121155A - マルチプロセツサシステムのタイマ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野ン 本発明はマルチプロセッサシステムにＪ５ける゛ノット
ウェアタイマに関するものである。

〈従来の技術） 従来よりプロセッサの処理の中では、時間の経過を認識
する必要のある場合が多い。この場合、短い時間経過を
対象とＪる時は無駄な命令を繰返すソフトウェアによっ
て実現しているが、秒の単位でのタイマとなると、ハー
ドウェアによるｈウンタによって実現するのか常であっ
た。

（発明が解決しようとする問題Ｊ、’：：　）特に、マ
ルチプロセッサのシステ１１に、ｊ５いて、個々のプロ
セッサにこのタイマ機能か要求されイ〉場合、従来のよ
うにそれぞれのプロロツ寸部分（、ニハードウェアのタ
イマを設備彩るのｔ、シ、部品値、スペースファクタ、
（ｇ頼性の而からＱ／ましくなく、問題ぐあった。

本発明の目的【よ、この様な点に鑑み、マルヂブロ亡ツ
サのシステムにＪ５いて、秒オーダのタイマをソフトウ
ェアによっＣ実現し、部品費、スペースファクタ、信頼
性の面から好ましいソフトウェアタイマを提供すること
にある。

この様な目的を達成するために本発明では、一定周期「
でにｊり込みクロックを発ｉ：する発振器と、その割り
込みを受けてカウント動作を実行するマスタプロセッサ
と、ソフトウェアとなる共有メモリと、タイマ機能を利
用するスレーブプロセッサと、ンスタプロセッサとスレ
ーブプロセッサの共有メ七りへのアクセスをコントロー
ルするバス」ントローラを備え、マスタプロセッサでは
一定周期の割り込みを受けるごとに、共有メモリの内容
が零ならば回もせず、零以外の時はそのメモリの内容を
−１するようにし、一方スレーププロセッサではタイマ
を起動する時共有メモリに初期値ｎをセットしその後ｎ
の値の判定を繰返してｎ　＝Ｏどなった時点で時間経過
完了を検知できるようにしたことを特徴とする。

（実施例） 以下図面を用いて本発明の詳細な説明する１、第１図は
本発明に係るソフトウェアクーｒンの　′ブ；施例を示
寸構成図である。図に６いて、１は一定周期Ｔの割り込
み用クロックを発生する発振器、２はマスタブ［１セツ
サで、このクロックを刈り込Ｉメ信号として受付ける。

３はバスコントローフで、マスタプロセッサ２とスレー
ブプロセッサ５のメモリ競合を制御するものである。４
はメモリである。

このような構成における！１１１作を第２図のりｒムヂ
ャートを参照して次に説明する。マスタプロセッサ２は
、Ｆ＠撮器１から一定周期の割り込みを受け、スレーブ
プロセッサ５の特定のメモリ（任意に定め１９る）の内
容をチェックし、その内容がＯなら何うせず、内容がＯ
以外ぐあるとき（よそのメモリの内容から１を引きこれ
をストアする（第２図のく口）ン。この様子を第３図の
フローチＶ−トに示す。

一方、スレーブプロセッサ５は、タイマを起動プるとき
は初期Ｉａｎをメモリ４の所定の番地（ｍ番地）にセッ
トしく第２図の（ハ））、その直後からメモリ４のｎの
埴が○となるまで内容の判定を繰返す。

この場合のスレーブプロセッサ５が実行覆るプログラム
の内のタイマにかかわる部分の７０−を示せば第４図の
通りである。

このようなチェックにより、スレーブブロセツ＋、Ｉ−
５は、メモリ４のｍ番地の内容がＯになった時を検知し
、第２図の（ニ）に示すようにｎＴ≦ｔ〈ｎト１）Ｔな
る関係にある経過時間ｔを知ることができる。

＜’ＣＪ５、マスクプロセット１とスレーブプロ１？ツ
サのメモリ競合はバスコントローラ３の制御により回避
ぐさるようになっている。

更に、スレーブプロセッサは１台に限らづ゛、複数台接
続されていてもよい。その場合、マスタグ（”１セツサ
は順次各スレーブブロセツリのメモリのカウンタ用の特
定番地の内容のチェックを１１えばよい。

また、スレー１グロセツサがメモリに対しては書込みす
ることなく読出しのみであり、しかもマスタプロセッサ
はカウンタ用の特定番地ｍへ時刻情報を古込むのみであ
るような＠合には、タイマというよりもむしろ時計の機
能をスレーブ１０セツリが持つことになる。この」３合
、メ七りは［く△Ｍ　（ｒａｎｄｏｍ　　ａｃｃｅｓｓ
　　ｌＩｌｅｍｏｒｙ）に限らずラッｆ型のポート等の
記憶素子でもよい。

（発明の効果） 以上説明したように、本発明によれば、次のような効果
がある。

（１）　　スレーブ側のブロセッ叶にタイマ専用のハー
ドカウンタが不要となるため、マルチブロセツリ・シス
テムでは、部品数の削減を図ることかて８る。

（２）　　メモリないしはでれに類似の記憶系ｉ′を用
いるため、複数のタイマを構成することが容易（’　ｔ
ｋ＋る。

（３）　　タイマのみならず時：４（幾能しりとトドさ
けることかできる。

【図面の簡単な説明】

第１図は本発明の一実施例はを示す構成図、第２図は動
作を説明するためのターｒミングチャート、第３図Ｊゴ
よび第４図はフローチャートである。 １・・発掘器、２・・・マスタプロセッサ、３・・・ハ
スコントローラ、４・・・共ｆ１メモリ、５・・・スレ
ーゾプロセッサ。 化１図 第２図 丁 ルｒ≦ｔ＜ｒｎ？ｔ）Ｔ 第３図 ； 、ち冬、了 第４図

Claims (1)

【特許請求の範囲】
1. 一定周期のクロックを発生する発振器と、タイマ用の特
   定の番地を有する共有メモリと、前記クロック入力を割
   り込み信号として受けこの割り込みを受けたとき前記共
   有メモリの特定番地の内容を書換えることのできるマス
   タプロセッサと、タイマ機能を利用するスレーブプロセ
   ッサと、前記共有メモリの特定番地にタイマ用の初期値
   を書込むとともにその内容をチェックすることのできる
   スレーブプロセッサと、マスタプロセッサとスレーブプ
   ロセッサの共有メモリへのアクセスをコントロールする
   バスコントローラを備え、マスタプロセッサでは一定周
   期の割り込みを受けるごとに、共有メモリの特定番地の
   内容が零ならば何もせず、零以外の時はそのメモリの内
   容を減少するようにし、一方スレーブプロセッサではタ
   イマを起動する時に共有メモリに初期値ｎをセットしそ
   の後ｎの値の判定を繰返してｎ＝０となった時点で時間
   経過完了を検出できるようにしたことを特徴とするマル
   チプロセッサシステムのタイマ。