JP3176477B2 - 暴走検知装置 - Google Patents
暴走検知装置Info
- Publication number
- JP3176477B2 JP3176477B2 JP11890093A JP11890093A JP3176477B2 JP 3176477 B2 JP3176477 B2 JP 3176477B2 JP 11890093 A JP11890093 A JP 11890093A JP 11890093 A JP11890093 A JP 11890093A JP 3176477 B2 JP3176477 B2 JP 3176477B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- runaway
- access
- runaway detection
- enabled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、マイクロプロセッサを
中心とする制御システムにおける暴走検知装置に関する
ものである。
中心とする制御システムにおける暴走検知装置に関する
ものである。
【０００２】
【従来の技術】マイクロプロセッサ（以下ＭＰＵとい
う）を中心とするシステムの主要部はＭＰＵ本体、プロ
グラムを格納するメモリ部およびハードウェアにおける
制御を行う制御部からなる。このようなシステムにおい
ては動作中に外部からのノイズなどの影響でプログラム
が正常に動作しなくなることがある。これは一般に暴走
と呼ばれている。一旦暴走が発生した場合はこれを検知
し、システムをリセットした後再び起動からやり直す必
要がある。暴走を検知し、システムのリセットを行う回
路を暴走検知回路と呼ぶ。
う）を中心とするシステムの主要部はＭＰＵ本体、プロ
グラムを格納するメモリ部およびハードウェアにおける
制御を行う制御部からなる。このようなシステムにおい
ては動作中に外部からのノイズなどの影響でプログラム
が正常に動作しなくなることがある。これは一般に暴走
と呼ばれている。一旦暴走が発生した場合はこれを検知
し、システムをリセットした後再び起動からやり直す必
要がある。暴走を検知し、システムのリセットを行う回
路を暴走検知回路と呼ぶ。
【０００３】従来の暴走の検知方法としては、タイマを
利用し周期アクセスを行うものなどが知られている。図
３に従来の暴走検知装置の一例を示す回路図である。１
は周期アクセスによる暴走検知を行うためのフリップフ
ロップ回路であり、２はフリップフロップ回路１によっ
て暴走が検知されたときにシステムにリセットをかける
ための信号をつくるフリップフロップ回路であり、３は
論理積である。またＡはタイマによってつくられた一定
間隔で発生するパルス信号であり、ＢはＭＰＵからの解
除信号であり、ソフトウェアによって設定する。Ｃはシ
ステムクロックであり、パルス信号Ａはこのシステムク
ロックＣに同期しているものとする。ＤおよびＥはそれ
ぞれフリップフロップ回路１および論理積３の出力信号
である。Ｆはシステムにリセットをかけるための出力信
号とする。図４に図３の回路のタイミングチャートを示
す。ここで信号Ａは説明のために１０ｍｓとする。
利用し周期アクセスを行うものなどが知られている。図
３に従来の暴走検知装置の一例を示す回路図である。１
は周期アクセスによる暴走検知を行うためのフリップフ
ロップ回路であり、２はフリップフロップ回路１によっ
て暴走が検知されたときにシステムにリセットをかける
ための信号をつくるフリップフロップ回路であり、３は
論理積である。またＡはタイマによってつくられた一定
間隔で発生するパルス信号であり、ＢはＭＰＵからの解
除信号であり、ソフトウェアによって設定する。Ｃはシ
ステムクロックであり、パルス信号Ａはこのシステムク
ロックＣに同期しているものとする。ＤおよびＥはそれ
ぞれフリップフロップ回路１および論理積３の出力信号
である。Ｆはシステムにリセットをかけるための出力信
号とする。図４に図３の回路のタイミングチャートを示
す。ここで信号Ａは説明のために１０ｍｓとする。
【０００４】第１回目の信号Ａが発生したところにおい
て信号Ｄがイネーブルになっているが、信号Ｂが発生し
ているために信号Ｄは解除される第２回目も同様であ
る。これが正常動作である。第３回目の信号Ａが発生し
た後、第４回目の信号Ａが発生するまでに信号Ｂが発生
しないために、信号Ｄは解除されず信号Ｅが発生する。
これを受けて信号Ｆがイネーブルとなり、システムにリ
セットがかかる。これが暴走を検知した動作である。
て信号Ｄがイネーブルになっているが、信号Ｂが発生し
ているために信号Ｄは解除される第２回目も同様であ
る。これが正常動作である。第３回目の信号Ａが発生し
た後、第４回目の信号Ａが発生するまでに信号Ｂが発生
しないために、信号Ｄは解除されず信号Ｅが発生する。
これを受けて信号Ｆがイネーブルとなり、システムにリ
セットがかかる。これが暴走を検知した動作である。
【０００５】以上説明した回路はシステムの起動時から
すぐに１０ｍｓ毎の解除信号ＢをＭＰＵから発生させな
ければならないが、システムの起動時は、ソフトウェア
においてメモリのチェックなどを行うために解除信号が
間に合わない場合が起こる。この対策のために図５に示
すような暴走検知許可回路を設ける。図５において１〜
３およびＡ〜Ｆは図３と同様である。４は暴走検知許可
用のフリップフロップ回路であり、５は論理積である。
また、ＧはＭＰＵが出力する暴走検知許可信号であり、
Ｈはフリップフロップ回路４の出力信号であり、Ｉは論
理積５の出力信号である。この回路において、ＭＰＵが
暴走検知許可信号Ｇをイネーブルにしない限り暴走検知
装置は動作しない。すなわち、ソフトウェアの指示によ
って暴走検知装置の動作開始を変更できることになる。
すぐに１０ｍｓ毎の解除信号ＢをＭＰＵから発生させな
ければならないが、システムの起動時は、ソフトウェア
においてメモリのチェックなどを行うために解除信号が
間に合わない場合が起こる。この対策のために図５に示
すような暴走検知許可回路を設ける。図５において１〜
３およびＡ〜Ｆは図３と同様である。４は暴走検知許可
用のフリップフロップ回路であり、５は論理積である。
また、ＧはＭＰＵが出力する暴走検知許可信号であり、
Ｈはフリップフロップ回路４の出力信号であり、Ｉは論
理積５の出力信号である。この回路において、ＭＰＵが
暴走検知許可信号Ｇをイネーブルにしない限り暴走検知
装置は動作しない。すなわち、ソフトウェアの指示によ
って暴走検知装置の動作開始を変更できることになる。
【０００６】
【発明が解決しようとする課題】システムの起動時には
電圧変動や、ＩＣの未接続などの影響で比較的暴走が発
生しやすい。しかし、従来の暴走検知装置においては、
周期アクセスに対してＭＰＵからの暴走検知許可の制御
を行わない図３の場合は、起動時に正常動作にもかかわ
らず誤って暴走とみなすことがあり、一方暴走検知許可
制御を行う図４の場合には、起動時の暴走を検知できな
いという問題点を有していた。
電圧変動や、ＩＣの未接続などの影響で比較的暴走が発
生しやすい。しかし、従来の暴走検知装置においては、
周期アクセスに対してＭＰＵからの暴走検知許可の制御
を行わない図３の場合は、起動時に正常動作にもかかわ
らず誤って暴走とみなすことがあり、一方暴走検知許可
制御を行う図４の場合には、起動時の暴走を検知できな
いという問題点を有していた。
【０００７】本発明は上記問題を解決するもので、シス
テムの起動時に周期アクセスの間に合わない処理をＭＰ
Ｕが行う場合も、正常に暴走検知を行うことができる暴
走検知装置を提供することを目的とする。
テムの起動時に周期アクセスの間に合わない処理をＭＰ
Ｕが行う場合も、正常に暴走検知を行うことができる暴
走検知装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、本発明の暴走検知装置は、ＭＰＵのメモリマップ上
に暴走検知許可を行うまではアクセスを行わないように
規定した領域を設けておき、その領域にＭＰＵがアクセ
スを行った際に暴走であるとみなし、さらに、周期アク
セスによる暴走検知許可を行った以降は、起動時に禁止
していたメモリマップ上の領域にアクセスしても暴走と
みなさないようにしたものである。
に、本発明の暴走検知装置は、ＭＰＵのメモリマップ上
に暴走検知許可を行うまではアクセスを行わないように
規定した領域を設けておき、その領域にＭＰＵがアクセ
スを行った際に暴走であるとみなし、さらに、周期アク
セスによる暴走検知許可を行った以降は、起動時に禁止
していたメモリマップ上の領域にアクセスしても暴走と
みなさないようにしたものである。
【０００９】
【作用】本発明は、上記した構成により、システムの起
動時に周期アクセスの間に合わない処理をＭＰＵが行う
場合も、正常に暴走検知を行うことができる。
動時に周期アクセスの間に合わない処理をＭＰＵが行う
場合も、正常に暴走検知を行うことができる。
【００１０】
【実施例】以下本発明の１暴走検知装置の一実施例につ
いて、図を参照しながら説明する。図１は本発明の一実
施例の暴走検知装置の回路図である。図１において、１
〜５、Ａ〜Ｉは従来例と同様である。６はメモリマップ
上の特定の領域（以下リザーブ領域とする）のアクセス
を検知するためのフリップフロップであり、７は論理
積、８は論理和である。Ｊはリザーブ領域にアクセスが
あったことを示す信号であり、Ｋはフリップフロップ回
路４からの暴走検知許可信号Ｇの反転信号Ｈバーとリザ
ーブ領域のアクセス信号Ｊとの論理積の出力であり、Ｌ
はリザーブ領域の暴走検知信号であり、Ｍは周期アクセ
スによる暴走検知信号Ｅと、リザーブ領域からの暴走検
知信号Ｌとの論理和の出力信号である。
いて、図を参照しながら説明する。図１は本発明の一実
施例の暴走検知装置の回路図である。図１において、１
〜５、Ａ〜Ｉは従来例と同様である。６はメモリマップ
上の特定の領域（以下リザーブ領域とする）のアクセス
を検知するためのフリップフロップであり、７は論理
積、８は論理和である。Ｊはリザーブ領域にアクセスが
あったことを示す信号であり、Ｋはフリップフロップ回
路４からの暴走検知許可信号Ｇの反転信号Ｈバーとリザ
ーブ領域のアクセス信号Ｊとの論理積の出力であり、Ｌ
はリザーブ領域の暴走検知信号であり、Ｍは周期アクセ
スによる暴走検知信号Ｅと、リザーブ領域からの暴走検
知信号Ｌとの論理和の出力信号である。
【００１１】図２（ａ）に図１の回路の周期アクセスに
よる暴走検知のタイミングチャートを、図２（ｂ）に図
１の回路のリザーブ領域アクセスによる暴走検知のタイ
ミングチャートを示す。図２（ａ）において、暴走検知
許可信号Ｇがディセーブルのときには解除信号Ｂが発生
しなくても暴走とは見なさずシステムにリセットをかけ
る信号Ｆはイネーブルにならない。また、暴走検知許可
信号Ｇをイネーブルにするとアクセス信号Ｊが発生して
も暴走にはならない。すなわちこのときリザーブ領域に
何らかのデバイスを割り付けてもシステムへの影響はな
い。しかし、解除信号Ｂが発生しないときは暴走とな
り、信号Ｆはイネーブルとなる。一方図２（ｂ）におい
て、暴走検知許可信号Ｇがディセーブルのとき、アクセ
ス信号Ｊが発生すると信号Ａ、信号Ｂの如何に関わらず
暴走となり、信号Ｆはイネーブルとなる。
よる暴走検知のタイミングチャートを、図２（ｂ）に図
１の回路のリザーブ領域アクセスによる暴走検知のタイ
ミングチャートを示す。図２（ａ）において、暴走検知
許可信号Ｇがディセーブルのときには解除信号Ｂが発生
しなくても暴走とは見なさずシステムにリセットをかけ
る信号Ｆはイネーブルにならない。また、暴走検知許可
信号Ｇをイネーブルにするとアクセス信号Ｊが発生して
も暴走にはならない。すなわちこのときリザーブ領域に
何らかのデバイスを割り付けてもシステムへの影響はな
い。しかし、解除信号Ｂが発生しないときは暴走とな
り、信号Ｆはイネーブルとなる。一方図２（ｂ）におい
て、暴走検知許可信号Ｇがディセーブルのとき、アクセ
ス信号Ｊが発生すると信号Ａ、信号Ｂの如何に関わらず
暴走となり、信号Ｆはイネーブルとなる。
【００１２】これにより、図１の回路においてはリザー
ブ領域に割り付けているデバイスに対し、ＭＰＵが暴走
検知許可信号をイネーブルにするまでは一切のアクセス
を行わず、暴走検知許可信号をイネーブルにした後にア
クセスを許可することになる。
ブ領域に割り付けているデバイスに対し、ＭＰＵが暴走
検知許可信号をイネーブルにするまでは一切のアクセス
を行わず、暴走検知許可信号をイネーブルにした後にア
クセスを許可することになる。
【００１３】
【発明の効果】以上のように本発明によれば、ＭＰＵの
メモリマップ上に暴走検知許可を行うまではアクセスを
行わないように規定した領域を設けておき、その領域に
ＭＰＵがアクセスを行った際に暴走であるとみなし、さ
らに周期アクセスによる暴走検知許可を行った以降は、
起動時に禁止していたメモリマップ上の領域にアクセス
しても暴走とみなさないようにするものであり、これに
より、システムの起動時に周期アクセスの間に合わない
処理をＭＰＵが行う場合も、正常に暴走検知を行うこと
ができるものである。
メモリマップ上に暴走検知許可を行うまではアクセスを
行わないように規定した領域を設けておき、その領域に
ＭＰＵがアクセスを行った際に暴走であるとみなし、さ
らに周期アクセスによる暴走検知許可を行った以降は、
起動時に禁止していたメモリマップ上の領域にアクセス
しても暴走とみなさないようにするものであり、これに
より、システムの起動時に周期アクセスの間に合わない
処理をＭＰＵが行う場合も、正常に暴走検知を行うこと
ができるものである。
【図１】本発明の一実施例の暴走検知装置の回路図
【図２】図１の暴走検知装置のタイムチャート
【図３】従来の暴走検知装置の一例を示す回路図
【図４】図３の従来の暴走検知装置のタイムチャート
【図５】従来の暴走検知装置の他の例を示す回路図
１ フリップフロップ回路 ２ フリップフロップ回路 ３ 論理積 ４ フリップフロップ回路 ５ 論理積 ６ フリップフロップ回路 ７ 論理積 ８ 論理和 Ａ タイマによるパルス信号 Ｂ ＭＰＵからの解除信号 Ｃ システムクロック Ｄ フリップフロップ１の出力信号 Ｅ 論理積３の出力信号 Ｆ リセットをかける出力信号 Ｇ 暴走検知許可信号 Ｈ フリップフロップ４の出力信号 Ｉ 論理積５の出力信号 Ｊ リザーブ領域のアクセス信号 Ｋ 論理積７の出力信号 Ｌ リザーブ領域の暴走検知信号 Ｍ 論理和８の出力信号
Claims (3)
- 【請求項１】 マイクロプロセッサの暴走検知を行わせ
るための暴走検知許可信号と、上記マイクロプロセッサ
のメモリマップ上に割り付けた前記暴走検知許可信号を
イネーブルにするまではアクセスを行わないように規定
した領域とを有し、前記領域に前記マイクロプロセッサ
がアクセスを行った際に前記暴走検知許可信号がイネー
ブルでないときには暴走であるとみなし、イネーブルの
ときには暴走とみなさない暴走検知装置。 - 【請求項２】 暴走検知許可信号をイネーブルにする
と、前記領域に何らかのアクセス信号が発生しても暴走
と見なさず、マイクロプロセッサからの解除信号が発生
しないときは暴走と見なしてマイクロプロセッサへリセ
ット信号を発生し、暴走検知許可信号がイネーブルでな
いとき、前記領域にアクセス信号が発生すると解除信号
の如何に関わらず暴走と見なす請求項１記載の暴走検知
装置。 - 【請求項３】メモリマップ上に暴走検知許可信号がイネ
ーブルになるまではアクセスを行わないように規定した
特定の領域を設け、 暴走検知許可信号Ｇと前記特定の領域にアクセスがあっ
たことを示すアクセス信号Ｊとの論理積を取る論理積手
段と、 前記論理積手段の出力Ｋにより前記特定の領域のアクセ
スを検知するフリップフロップと、 周期的に生成される暴走検知信号Ｅと前記フリップフロ
ップから出力される暴走検知信号Ｌとの論理和を取る論
理和手段と、 前記論理和手段の出力によってシステムにリセットをか
けるリセット信号Ｆを発生させる手段とを備え、 暴走検知許可信号Ｇをイネーブルにすると、前記特定の
領域に何らかのデバイスを割り付ける等によりアクセス
信号Ｊが発生しても暴走と見なさず、マイクロプロセッ
サからの解除信号Ｂが発生しないときは暴走と見なして
リセット信号Ｆを発生し、暴走検知許可信号Ｇがイネー
ブルでないとき、マイクロプロセッサからの解除信号Ｂ
が発生しなくてもリセット信号Ｆはイネーブルになら
ず、アクセス信号Ｊが発生すると解除信号Ｂの如何に関
わらず暴走と見なしてリセット信号Ｆを発生することを
特徴とする暴走検知装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11890093A JP3176477B2 (ja) | 1993-05-21 | 1993-05-21 | 暴走検知装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11890093A JP3176477B2 (ja) | 1993-05-21 | 1993-05-21 | 暴走検知装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06332729A JPH06332729A (ja) | 1994-12-02 |
| JP3176477B2 true JP3176477B2 (ja) | 2001-06-18 |
Family
ID=14747955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11890093A Expired - Fee Related JP3176477B2 (ja) | 1993-05-21 | 1993-05-21 | 暴走検知装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3176477B2 (ja) |
-
1993
- 1993-05-21 JP JP11890093A patent/JP3176477B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06332729A (ja) | 1994-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0345226B2 (ja) | ||
| TW528944B (en) | A processing system and method of resetting a plurality of processing modules | |
| JP3322893B2 (ja) | マイクロコンピュータ | |
| JP3176477B2 (ja) | 暴走検知装置 | |
| JP2972491B2 (ja) | バス制御機構及び計算機システム | |
| JPH0991194A (ja) | 調停システムおよび調停方法 | |
| JP5106864B2 (ja) | バスシステム、及び画像形成装置 | |
| JP2010140440A (ja) | バス調停装置 | |
| JPH04143993A (ja) | Ｄｒａｍコントローラ | |
| JPH0355657A (ja) | マルチタスク・マルチプロセッサシステムにおける共有メモリアクセス方式 | |
| JPS6155769A (ja) | バス制御方式 | |
| JPH05181813A (ja) | 排他制御ビット制御方式 | |
| JP2003132012A (ja) | バス制御システムおよびバス制御方法 | |
| JP2845542B2 (ja) | マルチプロセッサシステムにおける排他制御方式 | |
| JP2648017B2 (ja) | マイクロコンピュータ | |
| JP2570900B2 (ja) | アクセス制御装置及びアクセス制御方法 | |
| JP2837893B2 (ja) | マイクロコンピュータ装置 | |
| JPH03240859A (ja) | マルチプロセッサ共有資源管理方式 | |
| JPH02171935A (ja) | マイクロプロセッサの暴走防止回路 | |
| JPH1011405A (ja) | メモリアクセス競合制御システム | |
| JPH03240152A (ja) | 情報処理装置 | |
| JPH0784818A (ja) | プロセッサによる周辺回路の制御方法および制御装置 | |
| JPS60201420A (ja) | プロセツサリセツト方式 | |
| JPH01277394A (ja) | メモリリフレッシュ制御回路 | |
| JPH01265337A (ja) | ウォッチドッグタイマ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |