JPS63146153A - プロセツサ間排他制御処理方式 - Google Patents

プロセツサ間排他制御処理方式

Info

Publication number
JPS63146153A
JPS63146153A JP29383086A JP29383086A JPS63146153A JP S63146153 A JPS63146153 A JP S63146153A JP 29383086 A JP29383086 A JP 29383086A JP 29383086 A JP29383086 A JP 29383086A JP S63146153 A JPS63146153 A JP S63146153A
Authority
JP
Japan
Prior art keywords
processor
resource
exclusive
exclusive control
control means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP29383086A
Other languages
English (en)
Other versions
JPH05737B2 (ja
Inventor
Tetsunori Takamiya
高宮 鉄徳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP29383086A priority Critical patent/JPS63146153A/ja
Publication of JPS63146153A publication Critical patent/JPS63146153A/ja
Publication of JPH05737B2 publication Critical patent/JPH05737B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数台のプロセッサが密結合されているコン
ピュータシステムにおけるプロセッサ間排他制御処理方
式に関する。
〔従来の技術1 従来のプロセッサ間排他制御処理は、一つのプロセッサ
から排他制御要求があると、当該資源が他のプロセ・ソ
サで占有されているか否かを調べ、占有中でなければそ
の資源の使用を許すが、占有中であれば使用を許さず、
占有している他のプロセッサによる占有解除を待合わせ
ている。
〔発明が解決しようとする問題点〕
上述した従来の方式においては、プロセッサ間排他制御
資源を占有中のプロセッサがハードトラブル等で占有解
除のタイミングを得られないままストップしてしまった
場合、永久に占有解除が行われないことになるため、プ
ロセッサ間排他制御を要求したプロセッサは永久に待ち
状態となりシステムの信頼性上の問題点となっている。
〔問題点を解決するための手段〕
本発明の方式は、複数プロセッサが密結合されプロセッ
サ間通信機構を介してプロセッサ間の同期をとりながら
各々のプロセッサ間の排他制御を行っているコンピュー
タシステムにおけるプロセッサ間排他制御処理方式にお
いて、 排他制御対象となる資源毎に資源占有中か否かの表示と
資源占有中のプロセッサの番号とを保持する排他資源管
理テーブルと、 排他制御要求があると排他資源管理テーブルを参照しプ
ロセッサ間の排他制御が成立したとき占有プロセッサの
プロセッサ番号を排他資源管理テーブルに設定するプロ
セッサ間排他制御手段と、排他制御が成立しないときに
は資源占有中表水が解除に変るのを時間により監視する
ロック解除監視制御手段と、 監視時間内に占有が解除されない場合は占有プロセッサ
が動作しているか否かをプロセッサ通信機構により確認
する相手プロセッサ動作確認制御手段、 とから成り、上記確認の結果により応答が無ければロッ
ク解除監視制御手段は占有を強制的に解除するようにし
たことを特徴とする。
〔実施例〕
次に、本発明の実施例について図面を参照して説°明す
る。
第1図は本発明の一実施例のブロック図を示し、第3図
は本実施例のハードウェア環境としてのコンピュータシ
ステムを示す。
先ず、第3図を参照すると本コンピュータシステムは、
相互にプロセッサ間通信機構35により密結合された3
台のプロセッサ32.33および34が主記憶装置31
を共有していることがわかる。
次に、第1図を参照すると本実施例は、プロセッサ間排
他制御手段1、ロック解除監視制御手段2、相手プロセ
ッサ動作確認制御手段3および排他資源管理テーブル4
で構成され、これらは第3図における主記憶装置31に
格納される。
排他資源管理テーブル4は、その詳細を第2図に示すよ
うに、排他制御対象となる資源毎にエントリを有し、各
エントリは資源占有中表水フラグR3Vと資源占有中プ
ロセッサ番号PRNとから成る。
さて、プロセッサ間で同一メモリアドレスにアクセスす
る場合等は、プロセッサ間で排他制御を行わないとお互
に処理矛盾が生じることがある。
この様な場合、プロセッサ間排他制御要求に対しプロセ
ッサ間排他制御手段1が呼び出される。
プロセッサ間排他制御手段1は、第2図に示す排他資源
管理テーブル4内の資源占有表示フラグR3Vの占有状
態をチェックしく第4図のステップ41)占有ができれ
ば資源占有プロセッサ番号PRNに自ナロセッサの番号
と資源占有中表水フラグR3Vを占有中とする(ステッ
プ47)。また、他のプロセッサで占有中の為、占有で
きない場合は占有が解除されるのを監視する為、ロック
解除監視制御手段2を呼び出す。
ロック解除監視制御手段2は、排他資源管理テーブル4
内の資源占有表示フラグR3Vを一定時間だけ監視する
(ステップ42)。システムで定めた一定時間経過して
も占有が解除されない(ステップ43)場合は、占有中
のプロセッサがハードトラブル等でストップしている可
能性も考えられるので相手プロセッサの動作状態を調べ
る為、相手プロセッサ確認制御手段3を呼び出す。
相手プロセッサ動作確認制御手段3は、プロセッサ間通
信機構35により資源占有中プロセッサ番号PRNで示
されているプロセッサと通信を行う(ステップ44)。
この時の通信は通信制御装置(図示省略)を介しての通
信でも可能であるし、相手プロセッサへの割込みによる
通信でも可能である。この通信に対し相手プロセッサか
ら応答がない(ステップ45)場合は、相手プロセッサ
が何らかの原因でストップ(又はダウン)していると判
断し、その旨をロック解除監視制御手段2に通知する。
ロック解除監視制御手段2は、この通知を受けると、資
源の占有解除を強制的に行うと同時に排他資源管理テー
ブル4内の資源占有中表水フラグR8Vを占有中とし、
また資源占有プロセッサ番号PRNに自プロセッサのプ
ロセッサ番号をセット(ステップ46)した後に、制御
権をプロセッサ間排他制御手段1に移す。
なお、ステップ45において相手プロセッサから応答が
あれば、相手プロセッサは正常であることがわかったの
で、相手プロセッサ動作確認制御手段3は制御権をプロ
セッサ間排他制御手段1に移しステップ41に戻って占
有解除を待合わす。
〔発明の効果〕
以上の説明より明らかなように、本発明は、プロセッサ
間通信により相手プロセッサの動作確認をし、相手プロ
セッサの動作が保証できないと判断した場合は強制的に
占有を解除するようにしたため、プロセッサ間排他制御
資源を占有したまま占有解除のタイミングが得られずプ
ロセッサがハードトラブル等で停止した場合でも・、シ
ス゛テムを正常に動作させ、システムの信頼性を向上さ
せるという効果を有する。
【図面の簡単な説明】
第1図は本発明の一実施例のブロック図、第2図は本実
施例における排他資源管理テーブルの詳細図、第3図は
本実施例のハードウェア環境図および第4図は本実施例
の流れ図をそれぞれ示す。 1・・・プロセッサ間排他制御手段、2・・・ロック解
除監視制御手段、3・・・相手プロセッサ動作確認制御
手段、4・・・排他資源管理テーブル、R3V・・・資
源占有中表水フラグ、PRN・・・資源占有中プロセッ
サ番号、21・・・主記憶装置、22.23.24・・
・プロセッサ、25・・・プロセッサ間通信機構。 一一一一 葛′5 図

Claims (1)

  1. 【特許請求の範囲】 複数プロセッサが密結合されプロセッサ間通信機構を介
    して前記プロセッサ間の同期をとりながら各々のプロセ
    ッサ間の排他制御を行っているコンピュータシステムに
    おけるプロセッサ間排他制御処理方式において、 排他制御対象となる資源毎に資源占有中か否かの表示と
    資源占有中のプロセッサの番号とを保持する排他資源管
    理テーブルと、 排他制御要求があると前記排他資源管理テーブルを参照
    しプロセッサ間の排他制御が成立したとき前記占有プロ
    セッサのプロセッサ番号を排他資源管理テーブルに設定
    するプロセッサ間排他制御手段と、 前記排他制御が成立しないときには前記資源占有中表示
    が解除に変るのを時間により監視するロック解除監視制
    御手段と、 監視時間内に占有が解除されない場合は前記占有プロセ
    ッサが動作しているか否かを前記プロセッサ通信機構に
    より確認する相手プロセッサ動作確認制御手段、 とから成り、前記確認の結果により応答が無ければ前記
    ロック解除監視制御手段は前記占有を強制的に解除する
    ようにしたことを特徴とするプロセッサ間排他制御処理
    方式。
JP29383086A 1986-12-09 1986-12-09 プロセツサ間排他制御処理方式 Granted JPS63146153A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29383086A JPS63146153A (ja) 1986-12-09 1986-12-09 プロセツサ間排他制御処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29383086A JPS63146153A (ja) 1986-12-09 1986-12-09 プロセツサ間排他制御処理方式

Publications (2)

Publication Number Publication Date
JPS63146153A true JPS63146153A (ja) 1988-06-18
JPH05737B2 JPH05737B2 (ja) 1993-01-06

Family

ID=17799710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29383086A Granted JPS63146153A (ja) 1986-12-09 1986-12-09 プロセツサ間排他制御処理方式

Country Status (1)

Country Link
JP (1) JPS63146153A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0298768A (ja) * 1988-07-19 1990-04-11 Internatl Business Mach Corp <Ibm> マルチプロセッサ・システムの過剰スピン・ループ退避装置
JPH0423160A (ja) * 1990-05-18 1992-01-27 Fujitsu Ltd 計算機システム
JPH05204819A (ja) * 1992-01-24 1993-08-13 Shikoku Nippon Denki Software Kk 排他処理方式
US9164799B2 (en) 2011-01-18 2015-10-20 Toyota Jidosha Kabushiki Kaisha Multiprocessor system

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0298768A (ja) * 1988-07-19 1990-04-11 Internatl Business Mach Corp <Ibm> マルチプロセッサ・システムの過剰スピン・ループ退避装置
JPH0423160A (ja) * 1990-05-18 1992-01-27 Fujitsu Ltd 計算機システム
JPH05204819A (ja) * 1992-01-24 1993-08-13 Shikoku Nippon Denki Software Kk 排他処理方式
US9164799B2 (en) 2011-01-18 2015-10-20 Toyota Jidosha Kabushiki Kaisha Multiprocessor system

Also Published As

Publication number Publication date
JPH05737B2 (ja) 1993-01-06

Similar Documents

Publication Publication Date Title
KR100762388B1 (ko) 낮은 오버헤드 프로세서 인터페이싱
US3934232A (en) Interprocessor communication apparatus for a data processing system
JPH0145658B2 (ja)
KR850001571A (ko) 공유 자원의 로크아웃 동작 방법 및 장치
JPH04271453A (ja) 複合電子計算機
JPS63146153A (ja) プロセツサ間排他制御処理方式
JPH1021098A (ja) 排他制御装置
EP0049521A2 (en) Information processing system
KR100594019B1 (ko) 분산환경하에서의 프로세스 관리 방법
JPH03116261A (ja) マルチプロセッサ制御方式
JPS58182737A (ja) 情報処理装置
JPH0981526A (ja) マルチプロセッサシステム
JPH0619858A (ja) 共有資源自動返却方式
JPH04364550A (ja) メモリ管理方法
JPH04369759A (ja) 複数プロセッサ計算機システムのプロセッサ占有制御方式
JPH0628407A (ja) データベースシステム
JPH02257354A (ja) 自動画面解放方式
JPH04242436A (ja) 待機冗長型制御方法
JPH04353961A (ja) マルチプロセッサシステムにおける排他制御方式
JPH01316846A (ja) バッファ管理方式
JPS63157257A (ja) マルチプロセツサ構成における資源制御方式
JPH01310466A (ja) マルチプロセッサシステム
JPH0581207A (ja) データ共用方式
JPH0697984A (ja) ネットワーク通信方法
JPH02108149A (ja) マルチプロセッサの排他制御機構

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees