JPH04242436A - 待機冗長型制御方法 - Google Patents

待機冗長型制御方法

Info

Publication number
JPH04242436A
JPH04242436A JP3003908A JP390891A JPH04242436A JP H04242436 A JPH04242436 A JP H04242436A JP 3003908 A JP3003908 A JP 3003908A JP 390891 A JP390891 A JP 390891A JP H04242436 A JPH04242436 A JP H04242436A
Authority
JP
Japan
Prior art keywords
standby
internal state
main
elements
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3003908A
Other languages
English (en)
Inventor
Toshibumi Seki
俊文 關
Yasukuni Oiyake
岡宅 泰邦
Shinsuke Tamura
田村 信介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3003908A priority Critical patent/JPH04242436A/ja
Publication of JPH04242436A publication Critical patent/JPH04242436A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)
  • Retry When Errors Occur (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】[発明の目的]
【0002】
【産業上の利用分野】本発明は、プログラムや資源のよ
うなシステム要素が信頼性向上等の目的のため多重化さ
れ、それらシステム要素が通常時処理する主系要素群と
、主系要素故障時に処理を引き継ぐ待機系要素群からな
るシステムにおいて、主系要素と待機系要素の状態を同
一に保つための待機冗長要素制御方式に関する。
【0003】
【従来の技術】近年、電算機システムの各分野における
要求の多様化及び技術の高度化に伴って、システムが大
規模化かつ複雑化する傾向にあるため、分散してジョブ
を処理する並列/分散処理システムの需要が高まってい
る。
【0004】このようなシステムにおいて、信頼性を向
上させるために、同一の処理を複数のシステム要素で並
行に実行する並列多重処理方式と、処理は単一のシステ
ム要素で実行し実行中のシステム要素が故障した段階で
待機系要素が処理を継続する待機冗長処理方式とがある
【0005】並列多重処理方式は、計算機故障時に待機
系要素の立ち上げ等の操作がいらず、システムを停止す
ることなく処理を継続できるが、正常時においても同一
の処理を複数の多重化された要素で並列に処理するため
、各計算機の処理負荷は大きい。これに対し、待機冗長
処理方式では、待機系要素は実際の処理を行わず各計算
機の処理負荷は小さく、計算機資源を有効に利用可能で
ある。しかし、故障時に待機系要素が処理を引き継ぐた
めには、待機系要素に処理の途中経過を通報し、主系要
素と待機系要素の内部状態を同一に保たなければならな
い。このため従来は、この通報方式としてプログラム作
成者が待機系要素に途中経過を通報する箇所(チェック
ポイントと称す。)を明記したり、システムの持つ周期
的なタイマによって定期的に主系要素から待機系要素に
状態をコピーしていた。
【0006】しかしながら、チェックポイントを明記す
る場合は、ユーザがチェックポイントを取るタイミング
を意識してプログラムしなければならない。また、周期
的なタイマによる場合は、要素内部の状態が変更された
か否かにかかわらず定期的にコピーされて無駄な処理を
してしまったり、より細かくチェックポイントを取りた
いにもかかわらず取れないといった、システム要素個々
に応じたチェックポイントを設定できないという問題が
ある。
【0007】
【発明が解決しようとする課題】このように従来の待機
冗長処理方式では、主系要素と待機系要素の内部状態を
同一に保つための通報方式として、プログラム作成者が
チェックポイントを明記したり、システムの持つ周期的
なタイマによって定期的に主系要素から待機系要素に状
態をコピーする方式が採られていた。
【0008】しかし、チェックポイントを明記する場合
は、ユーザがチェックポイントを取るタイミングを意識
してプログラムしなければならず、また周期的なタイマ
による場合は、無駄な処理をしてしまったり、より細か
くチェックポイントを取りたいにもかかわらず取れない
といった問題がある。
【0009】そこで、本発明は、各要素固有の処理中に
チェックポイントを明記するような変更をすることなく
、かつ要素の処理に応じて個別に最適なタイミングでチ
ェックポイントをとれ、最適な内部状態のコピーが可能
な待機冗長要素制御方式を提供することを目的としてい
る。
【0010】[発明の構成]
【0011】
【課題を解決するための手段】本発明は、システム中の
すべてあるいは一部要素を、主系群と待機系群として多
重化し、通常は主系要素間でメッセージ交換しながら与
えられた作業を実行し、主系要素故障時に待機系要素が
主系として処理を継続する待機冗長型システムにおいて
、各システム要素が、自要素の内部状態を送信する手続
き、ないし他要素の内部状態を受信する手続き、もしく
はその両手続きを持ち、主系要素が自身の内部状態送信
手続きを起動し、待機系要素の要素内部状態受信手続き
に主系要素の内部状態を送る。待機系要素は主系要素の
内部状態を受信すると自身の内部状態を更新し、主系要
素と待機系要素間で同一状態を保つことを特徴とする待
機冗長要素制御方式である。
【0012】また、内部状態コピーを待機系要素側から
主系要素に要求し、主系要素の内部状態送信手続きを起
動し、待機系要素は主系要素から送られてくる内部状態
を要素内部状態受信手続きで受信し、内部状態を更新し
主系要素と同一状態を保つことも可能である。
【0013】
【作用】本発明では、各システム要素が、上述した動作
を行うようにされているので、各要素固有の処理中にチ
ェックポイントを明記するような変更をすることなく、
かつ要素の処理に応じて個別に最適なタイミングでチェ
ックポイントをとれ、最適な内部状態のコピーが可能で
ある。
【0014】
【実施例】以下、本発明の実施例の詳細を図面に基づき
説明する。
【0015】図2は本発明の一実施例に係るシステムの
構成を示す図である。
【0016】同図において、1a、1b…はそれぞれシ
ステム要素が登録される処理実行手段としてのプロセッ
サ、2a、2bはプロセッサ1a、1b…間でメッセー
ジを交換する手段としてのメッセージ交換装置を示して
いる。
【0017】そして、プロセッサ1a、1b…によりシ
ステム要素の機能が実行され、システム要素間の通信は
メッセージ交換装置2a、2b…により制御されるよう
になっている。
【0018】また、このシステムでは、信頼性を向上さ
せる等の理由により、例えば図3に示すように、個々の
システム要素は多重化され、各プロセッサ1a、1b…
に分散配置されている。
【0019】図3では、システム要素Aはプロセッサ1
a、1b、1cにそれぞれ登録されているが、プロセッ
サ1aに登録されているシステム要素A1のみが通常時
動作する主系要素であり、プロセッサ1b、1cに登録
されているシステム要素A2、A3は待機している要素
である。このように待機系要素が二つ以上存在する場合
は、待機系要素内のいずれか一つの要素が主系になる。
【0020】システム要素Bはプロセッサ1a、1bに
それぞれ登録されており、プロセッサ1bのシステム要
素B1が主系要素、プロセッサ1aのシステム要素B2
が待機系要素である。
【0021】同様に、システム要素Cはプロセッサ1a
、1b、1cにそれぞれ登録されており、プロセッサ1
cのシステム要素C1が主系要素、プロセッサ1a、1
bのシステム要素C2、C3が待機系要素である。
【0022】ここで、本実施例において、待機系要素が
チェックポイントをとるタイミングで主系要素に内部状
態を要求する場合について図1、図4および図5に基づ
いて説明する。
【0023】各システム要素は、図1に示すように、個
々のシステム要素固有の処理をする本処理部3aと、待
機系要素に内部状態を送信する内部状態送信手続き部3
bと、主系要素から内部状態を受信する内部状態手続き
部3cとを備える。
【0024】待機系要素例えばB2は、チェックポイン
トをとるべきタイミングになると、主系要素B1にチェ
ックポイントを受け取るように要求する(ステップ40
1 )。主系要素B1はその要求を受け取ると、内部状
態送信手続き部3bを起動し、その手続きによって主系
要素B1の内部状態を読み出し(ステップ501 )、
待機系要素B2の内部状態受信手続き部3cにその内部
状態を送信する(ステップ502 )。
【0025】待機系要素B2は主系要素B1にチェック
ポイント要求した後、主系要素B1から内部状態が送ら
れてくるのを待つ。
【0026】主系要素B1からの内部状態を内部状態受
信手続き部3cで受信すると(ステップ402)、自要
素の内部状態を更新する(ステップ403)。
【0027】ここで、待機系要素B2は、主系要素B1
の故障を検出すると自要素を主系とし、保存されている
内部状態に基づいて処理を継続する。
【0028】従って、本実施例では、内部状態送信手続
き部3b、内部状態受信手続き部3cはシステム設計者
が作成できるため、必要な内部状態のみを読み出しある
いは書き込みができ、システムに応じた最適な内部状態
のコピーができる。
【0029】
【発明の効果】以上説明したように、本発明よれば、各
要素固有の処理中にチェックポイントを明記するような
変更をすることなく、かつ要素の処理に応じて個別に最
適なタイミングでチェックポイントをとれ、最適な内部
状態のコピーが可能となる。
【図面の簡単な説明】
【図1】  本発明の一実施例に係るシステム要素の構
成を示す図である。
【図2】  本発明の一実施例に係るシステムの構成を
示す図である。
【図3】  本発明の一実施例に係る待機冗長化された
要素をプロセッサに分散配置された状態を示す図である
【図4】  本発明の一実施例に係る待機系要素の動作
を示すフローチャートである。
【図5】  本発明の一実施例に係る主系要素の動作を
示すフローチャートである。
【符号の説明】
1a、1b…プロセッサ 2a、2b…メッセージ交換装置 3a      …本処理部

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  複数のプログラムモジュールからなる
    システム中のすべてまたは一部要素を、主系要素群と待
    機系要素群とに多重化し、通常は主系要素間でメッセー
    ジ交換しながら与えられた作業を実行し、主系要素故障
    時に待機系要素が主系として処理を継続する待機冗長型
    システムにおいて、前記各プログラムモジュールが、自
    要素の内部状態を送信または他要素の内部状態を受信す
    る第1の手段と、この第1の手段により前記主系要素よ
    り前記待機系要素に主系要素の状態を送出する第2の手
    段と、この第2の手段により送出された主系要素の状態
    により待機系要素を更新する第3の手段とを具備するこ
    とを特徴とする待機冗長要素制御方式。
JP3003908A 1991-01-17 1991-01-17 待機冗長型制御方法 Pending JPH04242436A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3003908A JPH04242436A (ja) 1991-01-17 1991-01-17 待機冗長型制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3003908A JPH04242436A (ja) 1991-01-17 1991-01-17 待機冗長型制御方法

Publications (1)

Publication Number Publication Date
JPH04242436A true JPH04242436A (ja) 1992-08-31

Family

ID=11570289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3003908A Pending JPH04242436A (ja) 1991-01-17 1991-01-17 待機冗長型制御方法

Country Status (1)

Country Link
JP (1) JPH04242436A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001101146A (ja) * 1999-09-29 2001-04-13 Omron Corp エージェントシステム及び通信方法並びに機器及び記録媒体
US7559064B2 (en) 2002-08-14 2009-07-07 Nippon Telegraph And Telephone Corporation Object state transfer method, object state transfer device, object state transfer program, and recording medium for the program

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001101146A (ja) * 1999-09-29 2001-04-13 Omron Corp エージェントシステム及び通信方法並びに機器及び記録媒体
US7559064B2 (en) 2002-08-14 2009-07-07 Nippon Telegraph And Telephone Corporation Object state transfer method, object state transfer device, object state transfer program, and recording medium for the program
US8037478B2 (en) 2002-08-14 2011-10-11 Nippon Telegraph And Telephone Corporation Object state transfer method, object state transfer device, object state transfer program, and recording medium for the program

Similar Documents

Publication Publication Date Title
JP2541933B2 (ja) マルチプロセツサ通信方法
US6438707B1 (en) Fault tolerant computer system
KR100324165B1 (ko) 갱신 트랜잭션 완성 방법 및 장치
CA2091993C (en) Fault tolerant computer system
CN1327347C (zh) 在多处理环境中执行进程
EP2054806B1 (en) Storage management system for preserving consistency of remote copy data
CN106354563B (zh) 用于3d重建的分布式计算系统以及3d重建方法
US5664090A (en) Processor system and method for maintaining internal state consistency between active and stand-by modules
CN115550384A (zh) 集群数据同步方法、装置、设备及计算机可读存储介质
EP0725345A1 (en) Apparatus and method for efficient transfer of data and events between processes and between processes and drivers in a parallel, fault tolerant message based operating system
JPH04271453A (ja) 複合電子計算機
JPH04242436A (ja) 待機冗長型制御方法
CN114157529A (zh) 一种分布式数据传输系统及方法
JP3176945B2 (ja) 情報処理装置、待機冗長型システムおよび待機冗長型システムの主系と待機系との間でチェックポイントをとる方法
JPH05737B2 (ja)
JPH0628407A (ja) データベースシステム
JPH1125062A (ja) 障害回復システム
JP3130892B2 (ja) 二重化システム
JP2645134B2 (ja) 復旧信号リンクへのメッセージ送出制御方式
JP3033586B2 (ja) 情報処理システム
JPH04309153A (ja) データ転送処理装置
CN101895980A (zh) 任务同步的方法和设备
JPH0834616B2 (ja) マルチプロセツサシステムにおける共通デ−タの同期方式
JPH02188866A (ja) コプロセッサにおける事象管理方式
JPH0271354A (ja) 2重化計算機システムの時刻管理方式

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20001121