JPH03116261A - マルチプロセッサ制御方式 - Google Patents
マルチプロセッサ制御方式Info
- Publication number
- JPH03116261A JPH03116261A JP25217989A JP25217989A JPH03116261A JP H03116261 A JPH03116261 A JP H03116261A JP 25217989 A JP25217989 A JP 25217989A JP 25217989 A JP25217989 A JP 25217989A JP H03116261 A JPH03116261 A JP H03116261A
- Authority
- JP
- Japan
- Prior art keywords
- occupied
- processor
- resource
- exclusive control
- resources
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明はマルチプロセッサ構成におけるプロセッサ間制
御方式、特に複数プロセッサがメモリ上の共通資源に対
しアクセスを行うマルチプロセッサ構成におけるプロセ
ッサ間の排他制御方式に関する。
御方式、特に複数プロセッサがメモリ上の共通資源に対
しアクセスを行うマルチプロセッサ構成におけるプロセ
ッサ間の排他制御方式に関する。
［従来の技術］
従来、この種のマルチプロセッサ構成におけるプロセッ
サ間の制御方式は、一つの共通資源を複数のプロセッサ
から同時にアクセスすると処理矛盾が生じ正常な処理が
できないので、複数のプロセッサが同時に１つの資源に
アクセスできないようプロセッサ間の排他制御を行なっ
ている。
サ間の制御方式は、一つの共通資源を複数のプロセッサ
から同時にアクセスすると処理矛盾が生じ正常な処理が
できないので、複数のプロセッサが同時に１つの資源に
アクセスできないようプロセッサ間の排他制御を行なっ
ている。
［発明が解決しようとする課題］
上述した従来のプロセッサ間排他制御方式では。
排他制御要求発生時に対象となる資源が占有状態にある
と、占有状態が解除されるまで持ち続けている。このた
め、プロセッサが資源を占有したままダウンすると、占
有状態の解除を強制的に行うが１強制解除の順序制御が
なされていないため相手プロセッサとの間に処理矛盾が
生じ、システムの信頼性の面で非常に大きな欠点を有し
ていた。
と、占有状態が解除されるまで持ち続けている。このた
め、プロセッサが資源を占有したままダウンすると、占
有状態の解除を強制的に行うが１強制解除の順序制御が
なされていないため相手プロセッサとの間に処理矛盾が
生じ、システムの信頼性の面で非常に大きな欠点を有し
ていた。
［課題を解決するための手段］
本発明は、複数のプロセッサがメモリを共有し。
それぞれのプロセッサが共通の資源に対してアクセスを
行うマルチプロセッサシステムにおいて。
行うマルチプロセッサシステムにおいて。
ある資源に対する排他制御要求があると排他制御管理テ
ーブルを参照しながら前記資源の排他制御を実行する手
段と、資源を占有したままの状態でプロセッサがダウン
するとプロセッサ対応の占有資源名管理テーブルを参照
しながら占有資源の強制解除を実行する手段とを有する
ことを特徴とする。
ーブルを参照しながら前記資源の排他制御を実行する手
段と、資源を占有したままの状態でプロセッサがダウン
するとプロセッサ対応の占有資源名管理テーブルを参照
しながら占有資源の強制解除を実行する手段とを有する
ことを特徴とする。
具体的には、前記排他制御実行手段は、排他制御要求が
あると排他制御管理テーブルの状態に応じて資源が占有
可か否かを決定するプロセッサ間排他制御手段と、資源
を占有できたとき占有中の排他制御管理テーブル名と占
有時刻をプロセッサ対応の占有資源名管理テーブルに記
録する占有資源名記録制御手段と、他のプロセッサで資
源を占有中のときは占有状態が解除されるまで持ち続け
る占有状態解除持ち制御手段とを含み、前記強制解除実
行手段は、資源を占有したままの状態でプロセッサがダ
ウンすると前記占有資源名管理テーブルに記録されてい
る全ての資源に対し占有時刻の新しい順に占有状態を解
除する占有資源強制解除制御手段を含むことを特徴とす
る。
あると排他制御管理テーブルの状態に応じて資源が占有
可か否かを決定するプロセッサ間排他制御手段と、資源
を占有できたとき占有中の排他制御管理テーブル名と占
有時刻をプロセッサ対応の占有資源名管理テーブルに記
録する占有資源名記録制御手段と、他のプロセッサで資
源を占有中のときは占有状態が解除されるまで持ち続け
る占有状態解除持ち制御手段とを含み、前記強制解除実
行手段は、資源を占有したままの状態でプロセッサがダ
ウンすると前記占有資源名管理テーブルに記録されてい
る全ての資源に対し占有時刻の新しい順に占有状態を解
除する占有資源強制解除制御手段を含むことを特徴とす
る。
［実施例コ
次に１本発明の実施例について図面を参照して説明する
。
。
第１図は本発明を構成する手段と各手段の関連を示すブ
ロック図であり、第２図は本発明が適用されるマルチプ
ロセッサシステムの構成図である。
ロック図であり、第２図は本発明が適用されるマルチプ
ロセッサシステムの構成図である。
まず、第２図を参照すると本システムは、複数のプロセ
ッサ１２．１３および１４が主記憶装置１１を共有する
かたちで構成される。
ッサ１２．１３および１４が主記憶装置１１を共有する
かたちで構成される。
次に、第１図を参照すると１本実施例は、資源に対する
排他制御要求があると排他制御管理テーブル５を参照し
ながら資源の排他制御を実行する排他制御実行手段と、
資源を占有したままの状態でプロセッサがダウンすると
プロセッサ対応の占有資源名管理テーブルを参照しなが
ら占有資源の強制解除を実行する強制解除実行手段とに
大別される。排他制御実行手段は、プロセッサ間排他制
御手段１．占有資源名記録制御手段２．占有状態解除持
ち制御手段３を含み１強制解除実行手段は占有資源強制
解除制御手段４を含む。これらは第２図における主記憶
装置１１に格納される。
排他制御要求があると排他制御管理テーブル５を参照し
ながら資源の排他制御を実行する排他制御実行手段と、
資源を占有したままの状態でプロセッサがダウンすると
プロセッサ対応の占有資源名管理テーブルを参照しなが
ら占有資源の強制解除を実行する強制解除実行手段とに
大別される。排他制御実行手段は、プロセッサ間排他制
御手段１．占有資源名記録制御手段２．占有状態解除持
ち制御手段３を含み１強制解除実行手段は占有資源強制
解除制御手段４を含む。これらは第２図における主記憶
装置１１に格納される。
排他制御管理テーブル５は、第３図に示すように、排他
制御対象となる資源毎に存在し、占有中表示により資源
が占有中か否かを表している。
制御対象となる資源毎に存在し、占有中表示により資源
が占有中か否かを表している。
プロセッサ間で同一メモリアドレスにアクセスする場合
は、プロセッサ間で排他制御を行わないとお互いに処理
矛盾が生じることがある。このような場合、あるプロセ
ッサからのプロセッサ間排他制御要求に対し、プロセッ
サ間排他制御手段１が呼び出される。
は、プロセッサ間で排他制御を行わないとお互いに処理
矛盾が生じることがある。このような場合、あるプロセ
ッサからのプロセッサ間排他制御要求に対し、プロセッ
サ間排他制御手段１が呼び出される。
プロセッサ間排他制御手段１は、第３図に示す排他制御
管理テーブル内の資源占有中表水をチエツクし、資源が
占有中でなければ排他資源名管理テーブルに占有中表示
を立てて占有資源名記録制御手段２を呼び出す。資源が
占有中であれば占有状態が解除されるのを待つため占有
状態解除持ち制御手段３を呼び出す。
管理テーブル内の資源占有中表水をチエツクし、資源が
占有中でなければ排他資源名管理テーブルに占有中表示
を立てて占有資源名記録制御手段２を呼び出す。資源が
占有中であれば占有状態が解除されるのを待つため占有
状態解除持ち制御手段３を呼び出す。
占有資源名記録制御手段２では、自プロセッサで占有し
た排他制御管理テーブル名と占有時刻を第４図に示す占
有資源名管理テーブルに登録する。
た排他制御管理テーブル名と占有時刻を第４図に示す占
有資源名管理テーブルに登録する。
占有資源名管理テーブルはプロセッサ対応に存在し、プ
ロセッサで占有中の排他制御管理テーブル名と占有時刻
がすべて登録されている。
ロセッサで占有中の排他制御管理テーブル名と占有時刻
がすべて登録されている。
占有状態解除持ち制御手段３では、排他制御管理テーブ
ル５の占有中表示が解除されるまで永久に持ち続ける。
ル５の占有中表示が解除されるまで永久に持ち続ける。
この持ち状態が解除されるのは。
排他制御管理テーブル５を占有中のプロセッサが占有状
態を解除状態にしたときである。
態を解除状態にしたときである。
システムが正常に動作していれば必ず占有状態は占有時
刻の新しい順に解除されるが、排他資源を占有したまま
プロセッサがシステムダウンすると占有資源強制解除制
御手段４が呼び出される。
刻の新しい順に解除されるが、排他資源を占有したまま
プロセッサがシステムダウンすると占有資源強制解除制
御手段４が呼び出される。
占有資源強制解除制御手段４では、占有資源名管理テー
ブルに登録されている全ての排他制御管理テーブルに対
して占有時刻の新しい順に強制的に解除処理を行う。強
制解除処理とは、排他制御管理テーブルの占有中表示を
占有中ではないという表示にすることである。
ブルに登録されている全ての排他制御管理テーブルに対
して占有時刻の新しい順に強制的に解除処理を行う。強
制解除処理とは、排他制御管理テーブルの占有中表示を
占有中ではないという表示にすることである。
［発明の効果］
以上の説明より明らかなように１本発明は、プロセッサ
が占有している全ての排他制御資源に対し、排他制御管
理テーブル名と占有時刻とを管理することにより、資源
を占有したままプロセッサがダウンしても占有状態解除
の順番を保証することを可能にし、システムの信頼性を
大きく向上させる効果を有する。
が占有している全ての排他制御資源に対し、排他制御管
理テーブル名と占有時刻とを管理することにより、資源
を占有したままプロセッサがダウンしても占有状態解除
の順番を保証することを可能にし、システムの信頼性を
大きく向上させる効果を有する。
第１図は本発明の一実施例の構成図、第２図は本発明が
適用されるマルチプロセッサシステムの構成図、第３図
は排他制御管理テーブルを説明するための図、第４図は
占有資源名管理テーブルの詳細図。 １・・・プロセッサ間排他制御手段、２・・・占有資源
名記録制御手段、３・・・占有状態解除持ち制御手段。 ４・・・占有資源強制解除制御手段、１１・・・主記憶
装置、１２．１３．１４・・・プロセッサ。 第 図 第２図 １ 第 ３図 排他制御管理テーブル 第４図 占有′Ｒ源名管理テーブル
適用されるマルチプロセッサシステムの構成図、第３図
は排他制御管理テーブルを説明するための図、第４図は
占有資源名管理テーブルの詳細図。 １・・・プロセッサ間排他制御手段、２・・・占有資源
名記録制御手段、３・・・占有状態解除持ち制御手段。 ４・・・占有資源強制解除制御手段、１１・・・主記憶
装置、１２．１３．１４・・・プロセッサ。 第 図 第２図 １ 第 ３図 排他制御管理テーブル 第４図 占有′Ｒ源名管理テーブル
Claims (1)
- 【特許請求の範囲】 １）複数のプロセッサがメモリを共有し、それぞれのプ
ロセッサが共通の資源に対してアクセスを行うマルチプ
ロセッサシステムにおいて、ある資源に対する排他制御
要求があると排他制御管理テーブルを参照しながら前記
資源の排他制御を実行する手段と、資源を占有したまま
の状態でプロセッサがダウンするとプロセッサ対応の占
有資源名管理テーブルを参照しながら占有資源の強制解
除を実行する手段とを有することを特徴とするマルチプ
ロセッサ制御方式。 ２）請求項１記載のマルチプロセッサ制御方式において
、前記排他制御実行手段は、排他制御要求があると前記
排他制御管理テーブルの状態により資源が占有可か否か
を決定するプロセッサ間排他制御手段と、資源を占有で
きたとき占有中の排他制御管理テーブル名と占有時刻を
プロセッサ対応の占有資源名管理テーブルに記録する占
有資源名記録制御手段と、他のプロセッサで資源を占有
中のときは占有状態が解除されるまで持ち続ける占有状
態解除待ち制御手段とを含み、前記強制解除実行手段は
、資源を占有したままの状態でプロセッサがダウンする
と前記占有資源名管理テーブルに記録されている全ての
資源に対し占有時刻の新しい順に占有状態を解除する占
有資源強制解除制御手段を含むことを特徴とするマルチ
プロセッサ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25217989A JPH03116261A (ja) | 1989-09-29 | 1989-09-29 | マルチプロセッサ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25217989A JPH03116261A (ja) | 1989-09-29 | 1989-09-29 | マルチプロセッサ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03116261A true JPH03116261A (ja) | 1991-05-17 |
Family
ID=17233590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25217989A Pending JPH03116261A (ja) | 1989-09-29 | 1989-09-29 | マルチプロセッサ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03116261A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06119232A (ja) * | 1992-06-16 | 1994-04-28 | Internatl Business Mach Corp <Ibm> | 共用データ記憶制御システム、マスター処理装置の設定方法、及びデータ複写方法 |
| JP2008144282A (ja) * | 2006-12-06 | 2008-06-26 | Okamoto Kk | 靴下及びその製造方法 |
| US7971280B2 (en) | 2006-02-08 | 2011-07-05 | Okamoto Corporation | Socks |
-
1989
- 1989-09-29 JP JP25217989A patent/JPH03116261A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06119232A (ja) * | 1992-06-16 | 1994-04-28 | Internatl Business Mach Corp <Ibm> | 共用データ記憶制御システム、マスター処理装置の設定方法、及びデータ複写方法 |
| US7971280B2 (en) | 2006-02-08 | 2011-07-05 | Okamoto Corporation | Socks |
| JP2008144282A (ja) * | 2006-12-06 | 2008-06-26 | Okamoto Kk | 靴下及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5745757A (en) | Multiprocessor system with microprogrammed means for dispatching processes to processors | |
| JPH0468461A (ja) | 資源管理方式 | |
| JPH03116261A (ja) | マルチプロセッサ制御方式 | |
| JPH05250188A (ja) | プロセスのプライオリティ制御方式 | |
| JPH09223032A (ja) | 資源ロック制御機構 | |
| JPS6125249A (ja) | 排他制御方式 | |
| JPS63157257A (ja) | マルチプロセツサ構成における資源制御方式 | |
| JPS63146153A (ja) | プロセツサ間排他制御処理方式 | |
| JP3422504B2 (ja) | タスク間排他制御方法 | |
| JPH0478933A (ja) | 仮想プロセッサによるプログラム処理方式 | |
| JP2010026575A (ja) | スケジューリング方法およびスケジューリング装置並びにマルチプロセッサシステム | |
| JPH02171952A (ja) | マルチプロセッサにおけるディスパッチ方式 | |
| JP2511012B2 (ja) | タスクタ−ミネ−シヨン方式 | |
| JPH03282869A (ja) | タスク切替制御方式 | |
| JPS63113637A (ja) | ハツシユ・テ−ブル・エントリ排他処理方式 | |
| JPH0666060B2 (ja) | バス優先権制御方式 | |
| JPH11161506A (ja) | 情報処理装置のディスパッチ方法、情報処理装置及びその記録媒体 | |
| JPH04369759A (ja) | 複数プロセッサ計算機システムのプロセッサ占有制御方式 | |
| JPS61143858A (ja) | 複数のオペレ−テイングシステムの下におけるフアイルの共用方法 | |
| JP2000003287A (ja) | 共有リソースの排他制御装置、排他制御方法及び排他制御プログラムを記録した記録媒体 | |
| JPH02257249A (ja) | 情報処理システム | |
| JPH02244371A (ja) | マルチプロセツサシステムの排他制御方法 | |
| JPH02304667A (ja) | 情報転送制御方式 | |
| JPS605647A (ja) | 規制解除方式 | |
| JPH10161985A (ja) | プロセッサ割付方法およびマルチプロセッサ計算機システム |