JPH0478933A - 仮想プロセッサによるプログラム処理方式 - Google Patents
仮想プロセッサによるプログラム処理方式Info
- Publication number
- JPH0478933A JPH0478933A JP19374290A JP19374290A JPH0478933A JP H0478933 A JPH0478933 A JP H0478933A JP 19374290 A JP19374290 A JP 19374290A JP 19374290 A JP19374290 A JP 19374290A JP H0478933 A JPH0478933 A JP H0478933A
- Authority
- JP
- Japan
- Prior art keywords
- program
- space
- processing
- virtual processor
- transaction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
仮想プロセッサによりプログラムを実行することにより
、所要の処理を達成する情報処理システムにおける仮想
プロセッサによるプログラム処理方式に関し、 仮想プロセッサが複数のプログラムを実行する情報処理
システムにおいて、プログラムの並行処理を極力容易と
すると共に、特定のプログラムに不備が存在しても、他
のプログラムを実行する処理に影響を及ぼすことを防止
することを目的とし、仮想記憶機能を具備する処理装置
と記憶装置とにより情報処理システムを構成し、記憶装
置に、共有論理空間とプログラム処理空間とを設け、共
有論理空間に、仮想プロセッサと、一乃至複数のプログ
ラムとを設け、プログラム処理空間に、共有論理空間に
設けたプログラムに対応してプログラム対応空間を設け
るプログラム共通空間と、処理要求が生起する度にトラ
ンザクション対応空間を設けるプログラム個別空間とを
設け、仮想プロセッサに、処理要求が生起した場合に、
実行されるプログラムに対応してプログラム共通空間内
に設けたプログラム対応空間と、処理要求に対応してプ
ログラム個別空間内に設けたトランザクション対応空間
とにより個別論理空間を動的に構成する個別論理空間生
成手段を設ける様に構成し、また仮想プロセッサに、プ
ログラムを実行する仮想プロセッサが、プログラムを実
行する為に設けた個別論理空間以外の空間を使用しよう
としたことを検出し、プログラムの実行を停止させる例
外事象処理手段を設ける様に構成する。
、所要の処理を達成する情報処理システムにおける仮想
プロセッサによるプログラム処理方式に関し、 仮想プロセッサが複数のプログラムを実行する情報処理
システムにおいて、プログラムの並行処理を極力容易と
すると共に、特定のプログラムに不備が存在しても、他
のプログラムを実行する処理に影響を及ぼすことを防止
することを目的とし、仮想記憶機能を具備する処理装置
と記憶装置とにより情報処理システムを構成し、記憶装
置に、共有論理空間とプログラム処理空間とを設け、共
有論理空間に、仮想プロセッサと、一乃至複数のプログ
ラムとを設け、プログラム処理空間に、共有論理空間に
設けたプログラムに対応してプログラム対応空間を設け
るプログラム共通空間と、処理要求が生起する度にトラ
ンザクション対応空間を設けるプログラム個別空間とを
設け、仮想プロセッサに、処理要求が生起した場合に、
実行されるプログラムに対応してプログラム共通空間内
に設けたプログラム対応空間と、処理要求に対応してプ
ログラム個別空間内に設けたトランザクション対応空間
とにより個別論理空間を動的に構成する個別論理空間生
成手段を設ける様に構成し、また仮想プロセッサに、プ
ログラムを実行する仮想プロセッサが、プログラムを実
行する為に設けた個別論理空間以外の空間を使用しよう
としたことを検出し、プログラムの実行を停止させる例
外事象処理手段を設ける様に構成する。
本発明は、仮想プロセッサによりプログラムを実行する
ことにより、所要の処理を達成する情報処理システムに
おける仮想プロセッサによるプログラム処理方式に関す
る。
ことにより、所要の処理を達成する情報処理システムに
おける仮想プロセッサによるプログラム処理方式に関す
る。
近年、情報処理システムを構成する処理装置に所定のプ
ログラムを実行させることにより仮想プロセッサを構成
し、利用者が情報処理システムの種別に関係無く汎用的
に作成したプログラム（−名シナリオとも称される、例
えば交換機における呼制御手順を規定するプログラム）
を仮想プロセッサにより実行することにより、利用者の
処理要求を満足させる手段が実用化されつつある。
ログラムを実行させることにより仮想プロセッサを構成
し、利用者が情報処理システムの種別に関係無く汎用的
に作成したプログラム（−名シナリオとも称される、例
えば交換機における呼制御手順を規定するプログラム）
を仮想プロセッサにより実行することにより、利用者の
処理要求を満足させる手段が実用化されつつある。
第３図は従来ある情報処理システムの一例を示す図であ
る。
る。
第３図には、情報処理システムを構成する処理装置ｌと
記憶装置２とが示されている。
記憶装置２とが示されている。
記憶装置２内には、仮想プロセッサ３と、二組のプログ
ラム４（個々のプログラムを４−１．４−２と称する）
と、プログラム処理空間５とが設けられている。
ラム４（個々のプログラムを４−１．４−２と称する）
と、プログラム処理空間５とが設けられている。
記憶装置２に設けられた仮想プロセッサ３は、一種のプ
ログラムであるが、処理装置１が該プログラムを実行す
ることにより、前述の仮想プロセッサを実現するもので
あり、以後前記プログラムと、該プログラムを実行する
ことにより実現される仮想プロセッサとを、仮想プロセ
ッサ３と称することとする。
ログラムであるが、処理装置１が該プログラムを実行す
ることにより、前述の仮想プロセッサを実現するもので
あり、以後前記プログラムと、該プログラムを実行する
ことにより実現される仮想プロセッサとを、仮想プロセ
ッサ３と称することとする。
また各プログラム４は、利用者が情報処理システムに所
要の処理を期待する場合に、記憶装置２に格納するもの
とする。
要の処理を期待する場合に、記憶装置２に格納するもの
とする。
またプログラム処理空間５は、情報処理システム内に前
記処理要求が生起した場合に、仮想プロセッサ３が対応
するプログラム４を実行する為に必要とする記憶領域（
トランザクション空間６）を確保する記憶領域である。
記処理要求が生起した場合に、仮想プロセッサ３が対応
するプログラム４を実行する為に必要とする記憶領域（
トランザクション空間６）を確保する記憶領域である。
当初、記憶装置２内に一組のプログラム４−１のみが格
納されている状態で、情報処理システムに、プログラム
４−１に対応する第一の処理要求が生起すると、仮想プ
ロセッサ３は、プログラム処理空間５内にプログラム４
−１を実行する為のトランザクション空間６−１１を確
保した後、該トランザクション空間６−１１を使用して
プログラム４−１を実行することにより、前述の処理を
達成する。
納されている状態で、情報処理システムに、プログラム
４−１に対応する第一の処理要求が生起すると、仮想プ
ロセッサ３は、プログラム処理空間５内にプログラム４
−１を実行する為のトランザクション空間６−１１を確
保した後、該トランザクション空間６−１１を使用して
プログラム４−１を実行することにより、前述の処理を
達成する。
続いて情報処理システムに、同じくプログラム４−１に
対応する第二の処理要求が生起すると、仮想プロセッサ
３は前述と同様に、プログラム処理空間５内にプログラ
ム４−１を実行する為のトランザクジョン空間６−１２
を新たに設ける。
対応する第二の処理要求が生起すると、仮想プロセッサ
３は前述と同様に、プログラム処理空間５内にプログラ
ム４−１を実行する為のトランザクジョン空間６−１２
を新たに設ける。
なお第一および第二の処理を達成する為には、同一のプ
ログラム４−１を実行する為、共用可能なデータが存在
することが考慮される。
ログラム４−１を実行する為、共用可能なデータが存在
することが考慮される。
かかる共用可能なデータを格納する空間は、トランザク
ション空間６−１１と６−１２との間で共通に設けてお
り、第３図においては重複して表示されている。
ション空間６−１１と６−１２との間で共通に設けてお
り、第３図においては重複して表示されている。
更に、プログラム４−１と異なる処理を期待する為のプ
ログラム４−２を記憶装置２に格納した後、情報処理シ
ステムに、プログラム４−２に対応する第三の処理要求
が生起すると、仮想プロセッサ３は、プログラム処理空
間５内にプログラム４−２を実行する為のトランザクシ
ョン空間６２１を確保した後、該トランザクション空間
６２１を使用してプログラム４−２を実行することによ
り、所要の処理を実施する。
ログラム４−２を記憶装置２に格納した後、情報処理シ
ステムに、プログラム４−２に対応する第三の処理要求
が生起すると、仮想プロセッサ３は、プログラム処理空
間５内にプログラム４−２を実行する為のトランザクシ
ョン空間６２１を確保した後、該トランザクション空間
６２１を使用してプログラム４−２を実行することによ
り、所要の処理を実施する。
なお第三の処理の為に仮想プロセッサ３が実行するプロ
グラム４−２は、第一および第二の処理の為に仮想プロ
セッサ３が実行するプログラム４１とは異なる為、トラ
ンザクション空間６−２１はトランザクション空間６−
１１および６−１２とは重複すること無く確保される。
グラム４−２は、第一および第二の処理の為に仮想プロ
セッサ３が実行するプログラム４１とは異なる為、トラ
ンザクション空間６−２１はトランザクション空間６−
１１および６−１２とは重複すること無く確保される。
ここで、プログラム４−２に不備が存在すると、仮想プ
ロセッサ３がプログラム４−２を実行する際に、確保さ
れたトランザクション空間６−２１以外のトランザクシ
ョン空間６−１１或いは６１２にもアクセスする可能性
があり、前記第一の処理、第二の処理要求に対して悪影
響を及ぼすこととなる。
ロセッサ３がプログラム４−２を実行する際に、確保さ
れたトランザクション空間６−２１以外のトランザクシ
ョン空間６−１１或いは６１２にもアクセスする可能性
があり、前記第一の処理、第二の処理要求に対して悪影
響を及ぼすこととなる。
以上の説明から明らかな如く、従来ある情報処理システ
ムにおいては、仮想プロセッサ３が複数種類のプログラ
ム４−Ｌ ４−２を実行する際に、共通のプログラム処
理空間５内にトランザクション空間６−１１．６−１２
および６−２１を確保していただけの為、実行するプロ
グラム４−１および４−２に応じてトランザクション空
間６−１１．６−１２および６−２１の切替が複雑であ
るのみならず、例えばプログラム４−２内に不備カ存在
すると、仮想プロセッサ３がプログラム４２を実行する
際に、確保されたトランザクション空間６−２１以外の
トランザクション空間６−１１或いは６−１２にもアク
セスする可能性があり、第一および第二の処理要求に悪
影響を及ぼす恐れがあった。
ムにおいては、仮想プロセッサ３が複数種類のプログラ
ム４−Ｌ ４−２を実行する際に、共通のプログラム処
理空間５内にトランザクション空間６−１１．６−１２
および６−２１を確保していただけの為、実行するプロ
グラム４−１および４−２に応じてトランザクション空
間６−１１．６−１２および６−２１の切替が複雑であ
るのみならず、例えばプログラム４−２内に不備カ存在
すると、仮想プロセッサ３がプログラム４２を実行する
際に、確保されたトランザクション空間６−２１以外の
トランザクション空間６−１１或いは６−１２にもアク
セスする可能性があり、第一および第二の処理要求に悪
影響を及ぼす恐れがあった。
、本発明は、仮想プロセッサが複数のプログラムを実行
する情報処理システムにおいて、プログラムの並行処理
を極力容易とすると共に、特定のプログラムに不備が存
在しても、他のプログラムを実行する処理に影響を及ぼ
すことを防止することを目的とする。
する情報処理システムにおいて、プログラムの並行処理
を極力容易とすると共に、特定のプログラムに不備が存
在しても、他のプログラムを実行する処理に影響を及ぼ
すことを防止することを目的とする。
第１図は本発明の原理を示す図である。
第１図において、１１は処理装置、２は記憶装置であり
、情報処理システムを構成し、３は仮想プロセッサ、４
はプログラムである。
、情報処理システムを構成し、３は仮想プロセッサ、４
はプログラムである。
２１は、本発明により記憶装置２に設けられた共有論理
空間である。
空間である。
２２は、本発明により記憶装置２に設けられたプログラ
ム処理空間である。
ム処理空間である。
７は、本発明によりプログラム処理空間２２に設けられ
たプログラム共通空間である。
たプログラム共通空間である。
８は、本発明によりプログラム処理空間２２に設けられ
たプログラム個別空間である。
たプログラム個別空間である。
７１は、本発明によりプログラム共通空間７に設けられ
たプログラム対応空間である。
たプログラム対応空間である。
８１は、本発明によりプログラム個別空間８に設けられ
たトランザクション対応空間である。
たトランザクション対応空間である。
９は、本発明により設けられた個別論理空間である。
１００は、本発明により仮想プロセッサ３に設けられた
個別論理空間生成手段である。
個別論理空間生成手段である。
２００は、本発明により仮想プロセッサ３に設けられた
例外事象処理手段である。
例外事象処理手段である。
本発明においては、仮想記憶機能を具備する処理装置１
１と記憶装置２とにより、情報処理システムを構成し、
その上で仮想プロセッサ３がプログラム４を実行するこ
とにより、所定の処理を達成する。
１と記憶装置２とにより、情報処理システムを構成し、
その上で仮想プロセッサ３がプログラム４を実行するこ
とにより、所定の処理を達成する。
また本発明においては、共有論理空間２１に、仮想プロ
セッサ３と、一乃至複数のプログラム４とを設ける。
セッサ３と、一乃至複数のプログラム４とを設ける。
個別論理空間生成手段１００は、処理要求が生起した場
合に、実行されるプログラム４に対応してプログラム共
通空間７内に設けたプログラム対応空間７１と、処理要
求に対応してプログラム個別空間８内に設けたトランザ
クション対応空間８１とにより個別論理空間９を構成す
る。
合に、実行されるプログラム４に対応してプログラム共
通空間７内に設けたプログラム対応空間７１と、処理要
求に対応してプログラム個別空間８内に設けたトランザ
クション対応空間８１とにより個別論理空間９を構成す
る。
なお仮想プロセッサ３には、プログラム４を実行する仮
想プロセッサ３が、プログラム４を実行する為に設けた
個別論理空間９以外の空間を使用しようとしたことを検
出し、プログラム４の実行を停止させる例外事象処理手
段２００を設けることも考慮される。
想プロセッサ３が、プログラム４を実行する為に設けた
個別論理空間９以外の空間を使用しようとしたことを検
出し、プログラム４の実行を停止させる例外事象処理手
段２００を設けることも考慮される。
仮想機能を具備する処理装置および記憶装置から構成さ
れる情報処理システムにおいては、仮想プロセッサ３は
対応する個別論理空間９内でのみプログラムを実行し、
対応する個別論理空間９以外の空間を使用することは無
い。
れる情報処理システムにおいては、仮想プロセッサ３は
対応する個別論理空間９内でのみプログラムを実行し、
対応する個別論理空間９以外の空間を使用することは無
い。
またプログラム４の不備等により、対応する個別論理空
間９以外の空間を使用しようとした場合には、仮想プロ
セッサ３が例外事象処理手段２００により検出して然る
べき処置を講する。
間９以外の空間を使用しようとした場合には、仮想プロ
セッサ３が例外事象処理手段２００により検出して然る
べき処置を講する。
従って、複数のプログラムを並行処理する場合にも、各
プログラムに対応する個別論理空間を切替えるのみで容
易に並行処理が可能となり、また特定のプログラムに不
備が存在しても、他のプログラムの実行に悪影響を及ぼ
すことが防止可能となり、当該情報処理システムの信転
性が向上する。
プログラムに対応する個別論理空間を切替えるのみで容
易に並行処理が可能となり、また特定のプログラムに不
備が存在しても、他のプログラムの実行に悪影響を及ぼ
すことが防止可能となり、当該情報処理システムの信転
性が向上する。
以下、本発明の一実施例を図面により説明する。
第２図は本発明の一実施例による情報処理システムを示
す図である。なお、全図を通じて同一符号は同一対象物
を示す。
す図である。なお、全図を通じて同一符号は同一対象物
を示す。
第２図においては、第１回における個別論理空間生成手
段１００として変換テーブル１０が各処理要求に対応し
て設けられ、また第１図における例外事象処理手段２０
０として例外事象処理部３１が仮想プロセッサ３内に設
けられている。なお第２図においては、第１図における
個別論理空間９をトランザクション用個別論理空間９と
称する。
段１００として変換テーブル１０が各処理要求に対応し
て設けられ、また第１図における例外事象処理手段２０
０として例外事象処理部３１が仮想プロセッサ３内に設
けられている。なお第２図においては、第１図における
個別論理空間９をトランザクション用個別論理空間９と
称する。
第２図において、情報処理システムを構成する処理装置
１．は、仮想記憶機能を具備しているものとする。
１．は、仮想記憶機能を具備しているものとする。
記憶装置２には、共有論理空間２１とプログラム処理空
間２２とが設けられている。
間２２とが設けられている。
共有論理空間２１には、仮想プロセッサ３と二組のプロ
グラム４とが設けられている。
グラム４とが設けられている。
プログラム処理空間２２には、プログラム共通空間７と
プログラム個別空間８とが設けられている。
プログラム個別空間８とが設けられている。
プログラム共通空間７には、共有論理空間２１にプログ
ラム４が格納された場合に、対応してそれぞれ確保され
る複数のプログラム対応空間７１が設けられ、第２図に
おいては、共有論理空間２１に格納された二組のプログ
ラム４−１および４−２に対応して、それぞれプログラ
ム対応空間７１−１および７１−２が確保されている。
ラム４が格納された場合に、対応してそれぞれ確保され
る複数のプログラム対応空間７１が設けられ、第２図に
おいては、共有論理空間２１に格納された二組のプログ
ラム４−１および４−２に対応して、それぞれプログラ
ム対応空間７１−１および７１−２が確保されている。
プログラム個別空間８には、当該情報処理システム内に
プログラム４の処理要求が生起した場合に、各処理要求
に対応して確保される複数のトランザクション対応空間
８１が設けられる。
プログラム４の処理要求が生起した場合に、各処理要求
に対応して確保される複数のトランザクション対応空間
８１が設けられる。
最初に、情報処理システムに、プログラム４１に対応す
る第一の処理要求が生起すると、仮想プロセッサ３は、
プログラム個別空間８内に第一の処理要求に対応するト
ランザクション対応空間８１−１１を確保した後、対象
とするプログラム４−１に対応して確保されているプロ
グラム対応空間７１−１と、プログラム個別空間８内に
確保したトランザクション対応空間８１−１１とにより
、処理装置１１が具備する仮想記憶機能に基づくトラン
ザクション用個別論理空間９−１１を構成し、更にトラ
ンザクション用個別論理空間９−１１におけるアドレス
と、プログラム対応空間７１−１およびトランザクショ
ン対応空間８１−１１におけるアドレスとの変換テーブ
ル１０−１１を、共有論理空間２１内に構成する。
る第一の処理要求が生起すると、仮想プロセッサ３は、
プログラム個別空間８内に第一の処理要求に対応するト
ランザクション対応空間８１−１１を確保した後、対象
とするプログラム４−１に対応して確保されているプロ
グラム対応空間７１−１と、プログラム個別空間８内に
確保したトランザクション対応空間８１−１１とにより
、処理装置１１が具備する仮想記憶機能に基づくトラン
ザクション用個別論理空間９−１１を構成し、更にトラ
ンザクション用個別論理空間９−１１におけるアドレス
と、プログラム対応空間７１−１およびトランザクショ
ン対応空間８１−１１におけるアドレスとの変換テーブ
ル１０−１１を、共有論理空間２１内に構成する。
以後仮想プロセッサ３は、処理装置１１内に設けられて
いる、論理空間から物理空間へ変換する為の制御レジス
タ１１に、変換テーブル１０−１１のエントリ（＝先頭
アドレスａ Ｉ＋）を設定することにより、トランザク
ション用個別論理空間９−１１を使用してプログラム４
−１を実行する。
いる、論理空間から物理空間へ変換する為の制御レジス
タ１１に、変換テーブル１０−１１のエントリ（＝先頭
アドレスａ Ｉ＋）を設定することにより、トランザク
ション用個別論理空間９−１１を使用してプログラム４
−１を実行する。
実行の際に、仮想プロセッサ３はトランザクション用個
別論理空間９−１１以外の空間を使用することは、処理
装置１．が具備する仮想記憶機能に基づき防止される。
別論理空間９−１１以外の空間を使用することは、処理
装置１．が具備する仮想記憶機能に基づき防止される。
プログラム４−１の実行過程において、トランザクショ
ン対応空間８１−１１には第一の処理要求に固有のデー
タが蓄積され、プログラム対応空間７１−１には、例え
ばプログラム４−１の作成者に対して提供されるプログ
ラム４−１の利用状況等の、プログラム４−１に固有の
データが蓄積される。
ン対応空間８１−１１には第一の処理要求に固有のデー
タが蓄積され、プログラム対応空間７１−１には、例え
ばプログラム４−１の作成者に対して提供されるプログ
ラム４−１の利用状況等の、プログラム４−１に固有の
データが蓄積される。
続いて情報処理システムに、同じくプログラム４−１に
対応する第二の処理要求が生起すると、仮想プロセンサ
３は前述と同様に、プログラム個別空間８内に第二の処
理要求に対応するトランザクション対応空間８１−１２
を確保した後、対象とするプログラム４−１に対応して
確保されているプログラム対応空間７１−１と、プログ
ラム個別空間８内に確保したトランザクション対応空間
８１−１２とにより、処理装置１□が具備する仮想記憶
機能に基づくトランザクション用個別論理空間９−１２
を構成し、更にトランザクション用個別論理空間９−１
２におけるアドレスと、プログラム対応空間７１−１お
よびトランザクション対応空間８１−１２におけるアド
レスとの変換テーブル１０−１２を、共有論理空間２１
内に構成する。
対応する第二の処理要求が生起すると、仮想プロセンサ
３は前述と同様に、プログラム個別空間８内に第二の処
理要求に対応するトランザクション対応空間８１−１２
を確保した後、対象とするプログラム４−１に対応して
確保されているプログラム対応空間７１−１と、プログ
ラム個別空間８内に確保したトランザクション対応空間
８１−１２とにより、処理装置１□が具備する仮想記憶
機能に基づくトランザクション用個別論理空間９−１２
を構成し、更にトランザクション用個別論理空間９−１
２におけるアドレスと、プログラム対応空間７１−１お
よびトランザクション対応空間８１−１２におけるアド
レスとの変換テーブル１０−１２を、共有論理空間２１
内に構成する。
以後仮想プロセッサ３は、処理装置１１内に設けられて
いる制御レジスタ１１に、変換テーブル１０−１２のエ
ントリ（−先頭アドレスａ１□）を設定することにより
、トランザクション用個別論理空間９−１２を使用して
プログラム４−１を実行する。
いる制御レジスタ１１に、変換テーブル１０−１２のエ
ントリ（−先頭アドレスａ１□）を設定することにより
、トランザクション用個別論理空間９−１２を使用して
プログラム４−１を実行する。
実行の際に、仮想プロセッサ３はトランザクション用個
別論理空間９−１２以外の空間を使用することは、処理
装置１１が具備する仮想記憶機能に基づき防止される。
別論理空間９−１２以外の空間を使用することは、処理
装置１１が具備する仮想記憶機能に基づき防止される。
プログラム４−１の実行過程において、トランザクショ
ン対応空間８１−１２には第二の処理要求に固有のデー
タが蓄積され、プログラム対応空間７１−１にはプログ
ラム４−１に固有のデータが蓄積される。
ン対応空間８１−１２には第二の処理要求に固有のデー
タが蓄積され、プログラム対応空間７１−１にはプログ
ラム４−１に固有のデータが蓄積される。
更に情報処理システムに、プログラム４−２に対応する
第三の処理要求が生起すると１、仮想プロセッサ３は、
プログラム個別空間８内に第三の処理要求に対応するト
ランザクション対応空間８１２１を確保した後、対象と
するプログラム４−２に対応して確保されているプログ
ラム対応空間７１−２と、プログラム個別空間８内に確
保したトランザクション対応空間８１−２１とにより、
処理装置１８が具備する仮想記憶機能に基づくトランザ
クション用個別論理空間９−２１を構成し、更にトラン
ザクション用個別論理空間９−２１におけるアドレスと
、プログラム対応空間７１−２およびトランザクション
対応空間８１−２１におけるアドレスとの変換テーブル
１０−２１を、共有論理空間２１内に構成する。
第三の処理要求が生起すると１、仮想プロセッサ３は、
プログラム個別空間８内に第三の処理要求に対応するト
ランザクション対応空間８１２１を確保した後、対象と
するプログラム４−２に対応して確保されているプログ
ラム対応空間７１−２と、プログラム個別空間８内に確
保したトランザクション対応空間８１−２１とにより、
処理装置１８が具備する仮想記憶機能に基づくトランザ
クション用個別論理空間９−２１を構成し、更にトラン
ザクション用個別論理空間９−２１におけるアドレスと
、プログラム対応空間７１−２およびトランザクション
対応空間８１−２１におけるアドレスとの変換テーブル
１０−２１を、共有論理空間２１内に構成する。
以後仮想プロセッサ３は、処理装置１８内に設けられて
いる制御レジスタ１１に、変換テーブル１０−２１のエ
ントリ（＝先頭アドレスａＺ＋）を設定することにより
、トランザクション用個別論理空間９−２１を使用して
プログラム４−２を実行する。
いる制御レジスタ１１に、変換テーブル１０−２１のエ
ントリ（＝先頭アドレスａＺ＋）を設定することにより
、トランザクション用個別論理空間９−２１を使用して
プログラム４−２を実行する。
実行の際に、仮想プロセッサ３はトランザクション用個
別論理空間９−２１以外の空間を使用することは、処理
装置１．が具備する仮想記憶機能に基づき防止される。
別論理空間９−２１以外の空間を使用することは、処理
装置１．が具備する仮想記憶機能に基づき防止される。
プログラム４−２の実行過程において、トランザクショ
ン対応空間８１−２１には第三の処理要求に固有のデー
タが蓄積され、プログラム対応空間７１−２にはプログ
ラム４−２に固有のデータが蓄積される。
ン対応空間８１−２１には第三の処理要求に固有のデー
タが蓄積され、プログラム対応空間７１−２にはプログ
ラム４−２に固有のデータが蓄積される。
なお第一、第二または第三の処理要求に基づき、トラン
ザクション用個別論理空間９−１１．９１２または９−
２１を切替え実行させる場合には、処理装置１ａ内の制
御レジスタ１１に設定されているアドレスａｌｌ、ａ１
□またはａｌｌを変更することにより、容易に所望のト
ランザクション用個別論理空間９−１１．９−１２また
は９−２１を所望の第一、第二または第三の処理要求に
基づき切替え実行させることが可能となる。
ザクション用個別論理空間９−１１．９１２または９−
２１を切替え実行させる場合には、処理装置１ａ内の制
御レジスタ１１に設定されているアドレスａｌｌ、ａ１
□またはａｌｌを変更することにより、容易に所望のト
ランザクション用個別論理空間９−１１．９−１２また
は９−２１を所望の第一、第二または第三の処理要求に
基づき切替え実行させることが可能となる。
ここで、プログラム４−２に不備が存在し、仮想プロセ
ッサ３がプログラム４−２を実行する際に、確保された
トランザクション用個別論理空間９−２１以外の空間を
使用しようとした場合には、変換テーブル１０−２１に
基づきプログラム対応空間７１−２またはトランザクシ
ョン対応空間８１−２１のアドレスに変換が出来ぬこと
となる。
ッサ３がプログラム４−２を実行する際に、確保された
トランザクション用個別論理空間９−２１以外の空間を
使用しようとした場合には、変換テーブル１０−２１に
基づきプログラム対応空間７１−２またはトランザクシ
ョン対応空間８１−２１のアドレスに変換が出来ぬこと
となる。
かかる場合に、仮想プロセッサ３には例外事象が発生し
たこととなり、例外事象処理部３１を起動して直ちに然
るべき処理を実行する。
たこととなり、例外事象処理部３１を起動して直ちに然
るべき処理を実行する。
従って、第一および第二の処理要求に対応して設けられ
ているトランザクション用個別論理空間９−１１または
９−１２、現実にはプログラム対応空間７１−１および
トランザクション対応空間８１−１１、またはプログラ
ム対応空間７１−１およびトランザクション対応空間８
１−１２を使用することは防止される。
ているトランザクション用個別論理空間９−１１または
９−１２、現実にはプログラム対応空間７１−１および
トランザクション対応空間８１−１１、またはプログラ
ム対応空間７１−１およびトランザクション対応空間８
１−１２を使用することは防止される。
やがて第一乃至第三の処理が実施され、第一乃至第三の
処理要求が消滅すると、仮想プロセッサ３はそれぞれ対
応するトランザクション用個別論理空間９−１１．９−
１２または９−２１を解放し、それに伴いプログラム個
別空間８に確保したそれぞれ対応するトランザクション
対応空間８１１１．８１−１２または８１−２１を解放
し、作成した変換テーブル１０−１１．１０−１２また
は１０−２１を消滅させる。
処理要求が消滅すると、仮想プロセッサ３はそれぞれ対
応するトランザクション用個別論理空間９−１１．９−
１２または９−２１を解放し、それに伴いプログラム個
別空間８に確保したそれぞれ対応するトランザクション
対応空間８１１１．８１−１２または８１−２１を解放
し、作成した変換テーブル１０−１１．１０−１２また
は１０−２１を消滅させる。
更にプログラム４−１または４−２を登録解除する場合
には、プログラム共通空間７に確保したプログラム対応
空間７１−１または７ｉ１２を解放する。
には、プログラム共通空間７に確保したプログラム対応
空間７１−１または７ｉ１２を解放する。
以上の説明から明らかな如く、本実施例によれば、仮想
プロセッサ３が各処理要求に基づきプログラム４を実行
する場合に、それぞれ対応するトランザクション用個別
論理空間９を構成し、トランザクション用個別論理空間
９を使用してプログラム４を実行する為、トランザクシ
ョン用個別論理空間９の切替えのみで各処理要求が容易
に並行処理可能となるのみならず、トランザクション用
個別論理空間９以外へのアクセスが防止され、他の処理
要求、或いは仮想プロセッサ自体に悪影響を及ぼす恐れ
は無くなる。
プロセッサ３が各処理要求に基づきプログラム４を実行
する場合に、それぞれ対応するトランザクション用個別
論理空間９を構成し、トランザクション用個別論理空間
９を使用してプログラム４を実行する為、トランザクシ
ョン用個別論理空間９の切替えのみで各処理要求が容易
に並行処理可能となるのみならず、トランザクション用
個別論理空間９以外へのアクセスが防止され、他の処理
要求、或いは仮想プロセッサ自体に悪影響を及ぼす恐れ
は無くなる。
なお、第２図はあく迄本発明の一実施例に過ぎず、例え
ば個別論理空間生成手段１００および例外事象処理手段
２００は図示されるものに限定されることは無く、他に
幾多の変形が考慮されるが、何れの場合にも本発明の効
果は変わらない。更に本発明の対象とする情報処理シス
テムは、図示されるものに限定されぬことは言う迄も無
い。
ば個別論理空間生成手段１００および例外事象処理手段
２００は図示されるものに限定されることは無く、他に
幾多の変形が考慮されるが、何れの場合にも本発明の効
果は変わらない。更に本発明の対象とする情報処理シス
テムは、図示されるものに限定されぬことは言う迄も無
い。
［発明の効果］
以上、本発明によれば、前記情報処理システムにおいて
、複数のプログラムを並行処理する場合にも、各プログ
ラムに対応する個別論理空間を切替えるのみで容易に並
行処理が可能となり、また特定のプログラムに不備が存
在しても、他のプログラムの実行に悪影響を及ぼすこと
が防止可能となり、当該情報処理システムの信顧性が向
上する。
、複数のプログラムを並行処理する場合にも、各プログ
ラムに対応する個別論理空間を切替えるのみで容易に並
行処理が可能となり、また特定のプログラムに不備が存
在しても、他のプログラムの実行に悪影響を及ぼすこと
が防止可能となり、当該情報処理システムの信顧性が向
上する。
第１図は本発明の原理を示す図、第２図は本発明の一実
施例による情報処理システムを示す図、第３図は従来あ
る情報処理システムの一例を示す図である。 図において、１および１．は処理装置、２は記憶装置、
３は仮想プロセッサ、４はプログラム、５はプログラム
処理空間、６はトランザクション空間、７はプログラム
共通空間、８はプログラム個別空間、９は（トランザク
ション用）個別論理空間、１０は変換テーブル、１１は
制御レジスタ、２１は共有論理空間、２２ ３１は例外事象処理部、７ 間、８１はトランザクショ 個別論理空間生成手段、２ はプログラム処理空間、 １はプログラム対応空 ン対応空間、１００は ＯＯは例外事象処理手
施例による情報処理システムを示す図、第３図は従来あ
る情報処理システムの一例を示す図である。 図において、１および１．は処理装置、２は記憶装置、
３は仮想プロセッサ、４はプログラム、５はプログラム
処理空間、６はトランザクション空間、７はプログラム
共通空間、８はプログラム個別空間、９は（トランザク
ション用）個別論理空間、１０は変換テーブル、１１は
制御レジスタ、２１は共有論理空間、２２ ３１は例外事象処理部、７ 間、８１はトランザクショ 個別論理空間生成手段、２ はプログラム処理空間、 １はプログラム対応空 ン対応空間、１００は ＯＯは例外事象処理手
Claims (2)
- （１）仮想プロセッサ（３）がプログラム（４）を実行
することにより、所要の処理を達成する情報処理システ
ムにおいて、 仮想記憶機能を具備する処理装置（１ａ）と記憶装置（
２）とにより前記情報処理システムを構成し、 前記記憶装置に、共有論理空間（２１）とプログラム処
理空間（２２）とを設け、 前記共有論理空間に、前記仮想プロセッサと、一乃至複
数のプログラムとを設け、 前記プログラム処理空間に、前記共有論理空間に設けた
プログラムに対応してプログラム対応空間（７１）を設
けるプログラム共通空間（７）と、前記処理要求が生起
する度にトランザクション対応空間（８１）を設けるプ
ログラム個別空間（８）とを設け、 前記仮想プロセッサに、前記処理要求が生起した場合に
、実行されるプログラムに対応して前記プログラム共通
空間内に設けたプログラム対応空間と、処理要求に対応
して前記プログラム個別空間内に設けたトランザクショ
ン対応空間とにより個別論理空間（９）を動的に構成す
る個別論理空間生成手段（１００）を設けることを特徴
とする仮想プロセッサによるプログラム処理方式。 - （２）前記仮想プロセッサに、前記プログラムを実行す
る前記仮想プロセッサが、前記プログラムを実行する為
に設けた前記個別論理空間以外の空間を使用しようとし
たことを検出し、前記プログラムの実行を停止させる例
外事象処理手段（２００）を設けることを特徴とする請
求項１記載の仮想プロセッサによるプログラム処理方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19374290A JPH0478933A (ja) | 1990-07-20 | 1990-07-20 | 仮想プロセッサによるプログラム処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19374290A JPH0478933A (ja) | 1990-07-20 | 1990-07-20 | 仮想プロセッサによるプログラム処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0478933A true JPH0478933A (ja) | 1992-03-12 |
Family
ID=16313057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19374290A Pending JPH0478933A (ja) | 1990-07-20 | 1990-07-20 | 仮想プロセッサによるプログラム処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0478933A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0602773A1 (en) * | 1992-12-18 | 1994-06-22 | Fujitsu Limited | Data communication between processors in multiprocessor systems |
| KR20180064520A (ko) * | 2015-11-12 | 2018-06-14 | 가부시키가이샤 덴소 | 조립 상태의 진단 장치 |
| KR20180064522A (ko) * | 2015-11-12 | 2018-06-14 | 가부시키가이샤 덴소 | 가동 상태의 진단 장치 |
-
1990
- 1990-07-20 JP JP19374290A patent/JPH0478933A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0602773A1 (en) * | 1992-12-18 | 1994-06-22 | Fujitsu Limited | Data communication between processors in multiprocessor systems |
| KR20180064520A (ko) * | 2015-11-12 | 2018-06-14 | 가부시키가이샤 덴소 | 조립 상태의 진단 장치 |
| KR20180064522A (ko) * | 2015-11-12 | 2018-06-14 | 가부시키가이샤 덴소 | 가동 상태의 진단 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6089349B2 (ja) | マルチコアアーキテクチャでのリソース分離を支援するための方法およびシステム | |
| US4914570A (en) | Process distribution and sharing system for multiple processor computer system | |
| JPH04348451A (ja) | 並列計算機 | |
| JPS58151655A (ja) | 情報処理装置 | |
| JP2539352B2 (ja) | 階層型多重計算機システム | |
| JPH0478933A (ja) | 仮想プロセッサによるプログラム処理方式 | |
| JP3169624B2 (ja) | プロセッサ間通信方法およびそのための並列プロセッサ | |
| JPH03116261A (ja) | マルチプロセッサ制御方式 | |
| JPH04213733A (ja) | 仮想プロセッサ方式 | |
| JPS6227413B2 (ja) | ||
| JPS6336012B2 (ja) | ||
| JPH04296963A (ja) | マルチプロセッサシステム | |
| JP3022398B2 (ja) | 仮想計算機方式 | |
| JPH05735B2 (ja) | ||
| JPS6125249A (ja) | 排他制御方式 | |
| JPS61101864A (ja) | プログラム制御方式 | |
| JPH0113131B2 (ja) | ||
| JPS63157257A (ja) | マルチプロセツサ構成における資源制御方式 | |
| JPS5831022B2 (ja) | プロセツサ制御方式 | |
| JPH03127162A (ja) | Ｃｐｕの共有メモリのアクセス方法 | |
| JPH0667898A (ja) | タスク制御方式 | |
| JPH02183342A (ja) | 割込み制御装置 | |
| JPH01220040A (ja) | タスクスケジューリング方式 | |
| JPH05324593A (ja) | マルチ・プロセッサシステムにおけるタスク管理方式 | |
| JPH0635879A (ja) | プログラム・ローディング方式 |