JP6089349B2 - マルチコアアーキテクチャでのリソース分離を支援するための方法およびシステム - Google Patents
マルチコアアーキテクチャでのリソース分離を支援するための方法およびシステム Download PDFInfo
- Publication number
- JP6089349B2 JP6089349B2 JP2015559405A JP2015559405A JP6089349B2 JP 6089349 B2 JP6089349 B2 JP 6089349B2 JP 2015559405 A JP2015559405 A JP 2015559405A JP 2015559405 A JP2015559405 A JP 2015559405A JP 6089349 B2 JP6089349 B2 JP 6089349B2
- Authority
- JP
- Japan
- Prior art keywords
- core
- processing
- operating system
- memory segment
- processing core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000926 separation method Methods 0.000 title claims description 48
- 238000000034 method Methods 0.000 title claims description 30
- 238000002955 isolation Methods 0.000 claims description 16
- 238000013507 mapping Methods 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 12
- 230000010354 integration Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 238000013468 resource allocation Methods 0.000 description 2
- 238000009987 spinning Methods 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000013523 data management Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4405—Initialisation of multiprocessor systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4406—Loading of operating system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Stored Programmes (AREA)
- Multi Processors (AREA)
Description
処理コアが実行する必要があるオペレーティングシステムのカーネルイメージを処理コアのメモリセグメントにプロセッサによって個別に記憶し、処理コアの実行時エントリアドレスを共有メモリセグメントに個別に書き込むステップと、
それぞれの実行時エントリアドレスを、起動されるべき処理コアによって個別に取得し、それぞれのメモリセグメントに記憶されたオペレーティングシステムのカーネルイメージを実行するステップとを含む。
処理コアが実行する必要があるオペレーティングシステムのカーネルイメージを処理コアのメモリセグメントに実行情報に従ってブートローダーによって個別に記憶するステップを含む。
処理コアが実行する必要があるオペレーティングシステムのカーネルイメージを処理コアのメモリセグメントにプロセッサによって個別に記憶するステップは、
実行される必要があるオペレーティングシステムのカーネルイメージをプロセッサの少なくとも1つの処理コアに割り当てられるメモリセグメントに実行情報に従ってブートローダーによって記憶し、オペレーティングシステムのカーネルイメージを実行するステップ、およびオペレーティングシステムを実行する必要があるプロセッサの他の処理コアに対応するオペレーティングシステムのカーネルイメージを他の処理コアのメモリセグメントに実行情報に従って、オペレーティングシステムを実行する処理コアによって個別に記憶するステップとを含む。
図1aは、本発明の第1の実施形態によるマルチコアアーキテクチャでのリソース分離を支援するためのシステムの概略構造図である。図1aで示されるマルチコアアーキテクチャでのリソース分離を支援するためのシステム10は、大規模統合リソースプールに基づくクラウド記憶システムに適用可能である。図1bは、本発明の第1の実施形態におけるマルチコアアーキテクチャでのリソース分離を支援するためのシステムを採用するクラウド記憶システムのトポロジーの概略構造図である。図1bで示されるように、クラウド記憶システム100は、スイッチ102、マルチコアアーキテクチャでのリソース分離を支援するための少なくとも1つのシステム10、および少なくとも1つのアプリケーションサーバー101を含む。アプリケーションサーバー101は、スイッチ102に接続され、マルチコアアーキテクチャでのリソース分離を支援するためのシステム10は、スイッチ102に接続される。
図3は、本発明の第2の実施形態によるマルチコアアーキテクチャでのリソース分離を支援するためのシステムの概略構造図である。この実施形態は、前述の実施形態に基づいて実施される。図3で示されるように、この実施形態におけるマルチコアアーキテクチャでのリソース分離を支援するためのシステム20は、プロセッサ21およびメモリ空間22を含む。プロセッサ21は、起動時一次コア111、起動時二次コア112、起動時二次コア211、および起動時二次コア212を含む。ブートローダー1111は、起動時一次コア111の内部に配置される。加えて、起動時一次コア111および起動時二次コア112は、オペレーティングシステム1およびオペレーティングシステム2をそれぞれ実行する。起動時二次コア211および起動時二次コア212は、処理コア群214を構成する。処理コア群214は、同じオペレーティングシステム3を実行する。起動時一次コア111は、メモリセグメント121に対応し、起動時二次コア112は、メモリセグメント122に対応し、処理コア群214は、メモリセグメント221に対応し、すべてのこれらの情報は、実行情報に記録される。
図5は、本発明の第3の実施形態によるマルチコアアーキテクチャでのリソース分離を支援するための方法のフローチャートである。この実施形態の方法は、マルチコアアーキテクチャでのリソース分離を支援するためのシステムに適用可能であり、ここでシステムは、プロセッサおよびメモリ空間を含む。プロセッサは、複数の処理コアを含み、複数の処理コアは、起動時一次コアおよび少なくとも1つの起動時二次コアを含む。メモリ空間は、共有メモリセグメントおよび処理コアのメモリセグメントを含む。実行情報および処理コアの実行時エントリアドレスは、共有メモリセグメントに記憶される。実行情報は、各処理コアと各オペレーティングシステムとの間のマッピング関係、ならびにメモリセグメントのサイズおよび開始アドレスを含む。処理コアの実行時エントリアドレスは、処理コアが実行する必要があるオペレーティングシステムのカーネルイメージの記憶アドレスをそれぞれのメモリセグメントで示すために使用される。図5で示されるように、この実施形態での方法は、次のステップを含む。
2 オペレーティングシステム
3 オペレーティングシステム
10 システム
11 プロセッサ
12 メモリ空間
20 システム
21 プロセッサ
22 メモリ空間
23 外部デバイス
100 クラウド記憶システム
101 アプリケーションサーバー
102 スイッチ
111 起動時一次コア
112 起動時二次コア
121 メモリセグメント
122 メモリセグメント
123 共有メモリセグメント
123a 実行情報
123b 実行時エントリアドレス
123c 実行時エントリアドレス
211 起動時二次コア
212 起動時二次コア
214 処理コア群
221 メモリセグメント
401 実行時一次コア
402 実行時二次コア
1111 ブートローダー
1231 実行情報アドレス
1232 実行時エントリアドレスポインタ
1233 実行時エントリアドレスポインタ
4011 局所的物理ドライバ
4021 局所的物理ドライバ
Claims (13)
- マルチコアアーキテクチャでのリソース分離を支援するためのシステムにおいて、
プロセッサであって、前記プロセッサが、複数の処理コアを備え、前記複数の処理コアが、起動時一次コアおよび少なくとも1つの起動時二次コアを備える、プロセッサと、
メモリ空間であって、前記メモリ空間が、共有メモリセグメントおよび前記処理コアのメモリセグメントを備え、実行情報および前記処理コアの実行時エントリアドレスが、前記共有メモリセグメントに記憶され、前記実行情報が、各処理コアと各オペレーティングシステムとの間のマッピング関係、ならびに前記メモリセグメントのサイズおよび開始アドレスを備え、前記処理コアの前記実行時エントリアドレスが、前記処理コアが実行する必要があるオペレーティングシステムのカーネルイメージの記憶アドレスをそれぞれの対応するメモリセグメントで示すために使用される、メモリ空間とを備え、
前記プロセッサは、前記処理コアが実行する必要がある前記オペレーティングシステムの前記カーネルイメージを前記処理コアの前記メモリセグメントに個別に記憶し、前記処理コアの前記実行時エントリアドレスを前記共有メモリセグメントに個別に書き込み、起動されるべき処理コアは、それぞれの実行時エントリアドレスを個別に取得し、それぞれのメモリセグメントに記憶された前記オペレーティングシステムの前記カーネルイメージを実行する、マルチコアアーキテクチャでのリソース分離を支援するためのシステム。 - 前記プロセッサの前記処理コアは、プリセット選出アルゴリズムに従って前記処理コアから実行時一次コアを選出して決定し、前記実行時一次コアは、入力/出力I/Oリソースの調停制御を行うために使用される、請求項1に記載のマルチコアアーキテクチャでのリソース分離を支援するためのシステム。
- 実行時二次コアは、I/O操作を必要とするデータを前記共有メモリセグメントに入れ、前記I/O操作に関連するメモリアドレスを前記実行時一次コアに通知し、前記実行時一次コアは、外部デバイスへの前記I/O操作を行うために前記実行時一次コアのために設けられた局所的物理ドライバを呼び出すか、
または、前記実行時二次コアは、外部デバイスへのI/O操作を行うために、前記実行時二次コアのために設けられた局所的物理ドライバを呼び出す、請求項2に記載のマルチコアアーキテクチャでのリソース分離を支援するためのシステム。 - ブートローダーは、前記起動時一次コアの内部に配置され、
前記プロセッサが、前記処理コアが実行する必要がある前記オペレーティングシステムの前記カーネルイメージを前記処理コアの前記メモリセグメントに個別に記憶することは、
前記ブートローダーが、前記処理コアが実行する必要がある前記オペレーティングシステムの前記カーネルイメージを前記処理コアの前記メモリセグメントに前記実行情報に従って個別に記憶することを含むか、
または、前記ブートローダーは、前記起動時一次コアの内部に配置され、
前記プロセッサが、前記処理コアが実行する必要がある前記オペレーティングシステムの前記カーネルイメージを前記処理コアの前記メモリセグメントに個別に記憶することは、
前記ブートローダーが、実行される必要がある前記オペレーティングシステムの前記カーネルイメージを前記プロセッサの少なくとも1つの処理コアの前記メモリセグメントに前記実行情報に従って記憶し、前記オペレーティングシステムの前記カーネルイメージを実行すること、および前記オペレーティングシステムを実行する前記処理コアが、前記オペレーティングシステムを実行する必要がある前記プロセッサの他の処理コアに対応するオペレーティングシステムのカーネルイメージを前記他の処理コアのメモリセグメントに前記実行情報に従って個別に記憶することを含む、請求項1から3のいずれか一項に記載のマルチコアアーキテクチャでのリソース分離を支援するためのシステム。 - 前記処理コアは、相互に異なるオペレーティングシステムのカーネルイメージを実行する、または少なくとも2つの処理コアを含む処理コア群は、同じオペレーティングシステムのカーネルイメージを実行し、さらに、前記処理コア群を構成するすべての処理コアは、同じメモリセグメントを共有する、請求項1から4のいずれか一項に記載のマルチコアアーキテクチャでのリソース分離を支援するためのシステム。
- マルチコアアーキテクチャでのリソース分離を支援するためのシステムに適用可能な、マルチコアアーキテクチャでのリソース分離を支援するための方法であって、前記システムは、プロセッサおよびメモリ空間を備え、前記プロセッサは、複数の処理コアを備え、前記複数の処理コアは、起動時一次コアおよび少なくとも1つの起動時二次コアを備え、前記メモリ空間は、共有メモリセグメントおよび前記処理コアのメモリセグメントを備え、実行情報および前記処理コアの実行時エントリアドレスは、前記共有メモリセグメントに記憶され、前記実行情報は、各処理コアと各オペレーティングシステムとの間のマッピング関係、ならびに前記メモリセグメントのサイズおよび開始アドレスを備え、前記処理コアの前記実行時エントリアドレスは、前記処理コアが実行する必要があるオペレーティングシステムのカーネルイメージの記憶アドレスをそれぞれのメモリセグメントで示すために使用され、
マルチコアアーキテクチャでのリソース分離を支援するための前記方法は、
前記処理コアが実行する必要がある前記オペレーティングシステムの前記カーネルイメージを前記処理コアの前記メモリセグメントに前記プロセッサによって個別に記憶し、前記処理コアの前記実行時エントリアドレスを前記共有メモリセグメントに個別に書き込むステップと、
それぞれの実行時エントリアドレスを、起動されるべき処理コアによって個別に取得し、それぞれのメモリセグメントに記憶された前記オペレーティングシステムの前記カーネルイメージを実行するステップとを含む、マルチコアアーキテクチャでのリソース分離を支援するための方法。 - 前記プロセッサの前記処理コアは、プリセット選出アルゴリズムに従って前記処理コアから実行時一次コアを選出して決定し、前記実行時一次コアは、入力/出力I/Oリソースの調停制御を行うために使用される、請求項6に記載のマルチコアアーキテクチャでのリソース分離を支援するための方法。
- 実行時二次コアは、I/O操作を必要とするデータを前記共有メモリセグメントに入れ、前記I/O操作に関連するメモリアドレスを前記実行時一次コアに通知し、その結果前記実行時一次コアは、外部デバイスへの前記I/O操作を行うために前記実行時一次コアのために設けられた局所的物理ドライバを呼び出す、請求項7に記載のマルチコアアーキテクチャでのリソース分離を支援するための方法。
- 実行時二次コアは、外部デバイスへのI/O操作を行うために、前記実行時二次コアのために設けられた局所的物理ドライバを呼び出す、請求項7に記載のマルチコアアーキテクチャでのリソース分離を支援するための方法。
- ブートローダーは、前記起動時一次コアの内部に配置され、
前記処理コアが実行する必要がある前記オペレーティングシステムの前記カーネルイメージを前記処理コアの前記メモリセグメントに前記プロセッサによって個別に記憶するステップは、
前記処理コアが実行する必要がある前記オペレーティングシステムの前記カーネルイメージを前記処理コアの前記メモリセグメントに前記実行情報に従って前記ブートローダーによって個別に記憶するステップを含む、請求項6から9のいずれか一項に記載のマルチコアアーキテクチャでのリソース分離を支援するための方法。 - ブートローダーは、前記起動時一次コアの内部に配置され、
前記処理コアが実行する必要がある前記オペレーティングシステムの前記カーネルイメージを前記処理コアの前記メモリセグメントに前記プロセッサによって個別に記憶するステップは、
実行される必要がある前記オペレーティングシステムの前記カーネルイメージを前記プロセッサの少なくとも1つの処理コアに割り当てられる前記メモリセグメントに前記実行情報に従って前記ブートローダーによって記憶し、前記オペレーティングシステムの前記カーネルイメージを実行するステップ、および前記オペレーティングシステムを実行する必要がある前記プロセッサの他の処理コアに対応するオペレーティングシステムのカーネルイメージを前記他の処理コアのメモリセグメントに前記実行情報に従って、前記オペレーティングシステムを実行する前記処理コアによって個別に記憶するステップを含む、請求項6から9のいずれか一項に記載のマルチコアアーキテクチャでのリソース分離を支援するための方法。 - 前記処理コアは、相互に異なるオペレーティングシステムのカーネルイメージを実行する、または少なくとも2つの処理コアを含む処理コア群は、同じオペレーティングシステムのカーネルイメージを実行し、さらに、前記処理コア群を構成するすべての処理コアは、同じメモリセグメントを共有する、請求項6から11のいずれか一項に記載のマルチコアアーキテクチャでのリソース分離を支援するための方法。
- プログラムの記録されたコンピュータ可読記憶媒体であって、
前記プログラムは、請求項6から12のいずれか一項に記載の方法をマルチコアアーキテクチャのプロセッサを有するコンピュータに実行させる、コンピュータ可読記憶媒体。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2013/076329 WO2014190486A1 (zh) | 2013-05-28 | 2013-05-28 | 支持多核架构下资源隔离的方法及系统 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016508647A JP2016508647A (ja) | 2016-03-22 |
JP2016508647A5 JP2016508647A5 (ja) | 2016-12-28 |
JP6089349B2 true JP6089349B2 (ja) | 2017-03-08 |
Family
ID=50126070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015559405A Active JP6089349B2 (ja) | 2013-05-28 | 2013-05-28 | マルチコアアーキテクチャでのリソース分離を支援するための方法およびシステム |
Country Status (5)
Country | Link |
---|---|
US (1) | US9411646B2 (ja) |
EP (1) | EP2851807B1 (ja) |
JP (1) | JP6089349B2 (ja) |
CN (1) | CN103608792B (ja) |
WO (1) | WO2014190486A1 (ja) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104750510B (zh) * | 2013-12-30 | 2019-04-02 | 深圳市中兴微电子技术有限公司 | 一种芯片启动方法及多核处理器芯片 |
TWI557644B (zh) * | 2014-11-12 | 2016-11-11 | 鴻海精密工業股份有限公司 | 雙處理器電子裝置及其快速開機啓動的方法 |
CN106407131B (zh) * | 2016-03-30 | 2019-06-11 | 沈阳泰科易科技有限公司 | 内存访问方法和装置 |
CN108228333A (zh) * | 2016-12-14 | 2018-06-29 | 中国航空工业集团公司西安航空计算技术研究所 | 一种多核系统的核间资源隔离方法 |
CN108664325B (zh) * | 2017-03-30 | 2019-06-28 | 视联动力信息技术股份有限公司 | 处理数据的方法和电子设备 |
US11240207B2 (en) | 2017-08-11 | 2022-02-01 | L3 Technologies, Inc. | Network isolation |
US11601467B2 (en) | 2017-08-24 | 2023-03-07 | L3 Technologies, Inc. | Service provider advanced threat protection |
US11374906B2 (en) | 2017-09-28 | 2022-06-28 | L3 Technologies, Inc. | Data exfiltration system and methods |
US11336619B2 (en) | 2017-09-28 | 2022-05-17 | L3 Technologies, Inc. | Host process and memory separation |
US11552987B2 (en) | 2017-09-28 | 2023-01-10 | L3 Technologies, Inc. | Systems and methods for command and control protection |
US11223601B2 (en) * | 2017-09-28 | 2022-01-11 | L3 Technologies, Inc. | Network isolation for collaboration software |
US10831626B2 (en) | 2017-10-19 | 2020-11-10 | International Business Machines Corporation | Method to sort partially good cores for specific operating system usage |
US11550898B2 (en) | 2017-10-23 | 2023-01-10 | L3 Technologies, Inc. | Browser application implementing sandbox based internet isolation |
US10824584B1 (en) * | 2018-04-03 | 2020-11-03 | Xilinx, Inc. | Device with data processing engine array that enables partial reconfiguration |
US10642657B2 (en) * | 2018-06-27 | 2020-05-05 | The Hong Kong Polytechnic University | Client-server architecture for multicore computer system to realize single-core-equivalent view |
CN109413497B (zh) * | 2018-09-12 | 2021-04-13 | 海信视像科技股份有限公司 | 一种智能电视机及其系统启动方法 |
KR102558901B1 (ko) | 2018-09-19 | 2023-07-25 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작방법 |
CN111767082A (zh) * | 2019-04-02 | 2020-10-13 | 华为技术有限公司 | 计算芯片启动方法、装置和计算机系统 |
CN110471705A (zh) * | 2019-07-15 | 2019-11-19 | 江苏泛腾电子科技有限公司 | 一种定制双系统 |
CN110704116A (zh) * | 2019-09-17 | 2020-01-17 | 一汽解放汽车有限公司 | 基于嵌入式处理器的一机多屏系统的实现方法 |
MX2022006234A (es) * | 2019-11-25 | 2022-09-02 | Arris Entpr Llc | Gestion automatizada del ciclo de vida con escalamiento flexible y asignación dinámica de recursos para aplicaciones virtualizadas del plano de datos por cable. |
CN111240751B (zh) * | 2019-12-27 | 2024-06-07 | 深圳市众鸿科技股份有限公司 | 一种基于车载智能座舱的硬件隔离方法及系统 |
CN111475213B (zh) * | 2020-04-03 | 2023-04-28 | 深圳忆联信息系统有限公司 | 多核结构固态硬盘的功耗降低方法、装置和计算机设备 |
CN111966410B (zh) * | 2020-07-31 | 2023-11-14 | 龙芯中科技术股份有限公司 | 启动处理方法、装置、电子设备及存储介质 |
US11586508B2 (en) | 2020-09-29 | 2023-02-21 | EMC IP Holding Company LLC | Systems and methods for backing up volatile storage devices |
US11755223B2 (en) * | 2020-09-29 | 2023-09-12 | EMC IP Holding Company LLC | Systems for modular hybrid storage devices |
US11550506B2 (en) | 2020-09-29 | 2023-01-10 | EMC IP Holding Company LLC | Systems and methods for accessing hybrid storage devices |
CN113094111B (zh) * | 2021-04-16 | 2024-01-09 | 三星(中国)半导体有限公司 | 设备以及设备的启动方法 |
CN115221073A (zh) * | 2021-04-21 | 2022-10-21 | 华为云计算技术有限公司 | 用于运行云业务实例的物理服务器的内存管理方法和装置 |
CN113407247A (zh) * | 2021-07-16 | 2021-09-17 | 上海金脉电子科技有限公司 | 基于多核处理器的双系统启动方法 |
TWI841882B (zh) * | 2021-11-25 | 2024-05-11 | 緯穎科技服務股份有限公司 | 系統開機方法及其相關電腦系統 |
CN115495159A (zh) * | 2022-11-14 | 2022-12-20 | 南京芯驰半导体科技有限公司 | 芯片多硬件域启动方法及装置 |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2753706B2 (ja) * | 1987-12-09 | 1998-05-20 | 富士通株式会社 | 計算機におけるipl方法 |
JPH06295289A (ja) * | 1993-04-09 | 1994-10-21 | Hitachi Ltd | 複数計算機におけるブート方法 |
US5590301A (en) * | 1995-10-06 | 1996-12-31 | Bull Hn Information Systems Inc. | Address transformation in a cluster computer system |
WO2001016750A2 (en) * | 1999-08-31 | 2001-03-08 | Times N Systems, Inc. | High-availability, shared-memory cluster |
US6754788B2 (en) * | 2001-03-15 | 2004-06-22 | International Business Machines Corporation | Apparatus, method and computer program product for privatizing operating system data |
US7386711B1 (en) * | 2002-01-08 | 2008-06-10 | Cisco Technology, Inc. | Method and apparatus for redirecting the boot operations of one or more systems |
US7007161B2 (en) * | 2002-01-08 | 2006-02-28 | Agile Tv Corporation | Fast booting of plex array |
US7363484B2 (en) * | 2003-09-15 | 2008-04-22 | Hewlett-Packard Development Company, L.P. | Apparatus and method for selectively mapping proper boot image to processors of heterogeneous computer systems |
US7523157B2 (en) * | 2003-09-25 | 2009-04-21 | International Business Machines Corporation | Managing a plurality of processors as devices |
US7581229B2 (en) * | 2005-03-11 | 2009-08-25 | Microsoft Corporation | Systems and methods for supporting device access from multiple operating systems |
US20080046705A1 (en) * | 2006-08-15 | 2008-02-21 | Tyan Computer Corporation | System and Method for Flexible SMP Configuration |
US7908470B1 (en) * | 2006-10-31 | 2011-03-15 | Hewlett-Packard Development Company, L.P. | Multi-processor computer with plural boot memories |
US20080109624A1 (en) * | 2006-11-03 | 2008-05-08 | Gilbert Jeffrey D | Multiprocessor system with private memory sections |
US7836293B1 (en) * | 2007-05-07 | 2010-11-16 | Force 10 Networks, Inc | Accelerated deserialized boot implementation for a multiprocessor system |
US8015383B2 (en) * | 2007-06-27 | 2011-09-06 | International Business Machines Corporation | System, method and program to manage virtual memory allocated by a virtual machine control program |
EP2195741A4 (en) * | 2007-10-04 | 2011-01-05 | Openpeak Inc | UPDATE AND IMAGE MANAGEMENT OF A FIRMWARE |
CN100524286C (zh) * | 2007-10-29 | 2009-08-05 | 中国科学院计算技术研究所 | 一种多核处理系统及其管理方法 |
CN101256512B (zh) * | 2008-03-20 | 2011-06-22 | 中兴通讯股份有限公司 | 异构多核体系中主引导核的自动选举方法 |
JP5328410B2 (ja) * | 2009-02-20 | 2013-10-30 | 三菱電機株式会社 | 被起動オペレーティングシステム(os)動作計算機、計算機のos起動方法およびos起動プログラム |
US20110161644A1 (en) * | 2009-02-26 | 2011-06-30 | Tohru Nojiri | Information processor |
KR20110013867A (ko) * | 2009-08-04 | 2011-02-10 | 삼성전자주식회사 | 메모리 링크 아키텍쳐에서 플래시 레스 부팅 기능을 갖는 멀티 프로세서 시스템 |
WO2011039887A1 (ja) * | 2009-10-01 | 2011-04-07 | 三菱電機株式会社 | 計算機装置 |
US8838949B2 (en) * | 2010-03-22 | 2014-09-16 | Qualcomm Incorporated | Direct scatter loading of executable software image from a primary processor to one or more secondary processor in a multi-processor system |
US9058191B2 (en) * | 2010-03-22 | 2015-06-16 | Qualcomm Incorporated | Direct transfer of executable software image to memory allocated by target processor based on transferred image header |
CN102541805A (zh) * | 2010-12-09 | 2012-07-04 | 沈阳高精数控技术有限公司 | 一种基于共享内存的多处理器通信方法及其实现装置 |
KR20120092222A (ko) * | 2011-02-11 | 2012-08-21 | 삼성전자주식회사 | 보안 부팅 방법 및 보안 부트 이미지 생성 방법 |
US8954721B2 (en) * | 2011-12-08 | 2015-02-10 | International Business Machines Corporation | Multi-chip initialization using a parallel firmware boot process |
CN103020002B (zh) * | 2012-11-27 | 2015-11-18 | 中国人民解放军信息工程大学 | 可重构多处理器系统 |
CN103092788B (zh) * | 2012-12-24 | 2016-01-27 | 华为技术有限公司 | 多核处理器及数据访问方法 |
JP5756144B2 (ja) * | 2013-04-22 | 2015-07-29 | レノボ・シンガポール・プライベート・リミテッド | オペレーティング・システムの管理方法、コンピュータ・プログラムおよびコンピュータ |
DE112013007143T5 (de) * | 2013-06-07 | 2016-02-18 | Mitsubishi Electric Corporation | Computersystem und Steuerungsverfahren |
-
2013
- 2013-05-28 JP JP2015559405A patent/JP6089349B2/ja active Active
- 2013-05-28 CN CN201380000917.5A patent/CN103608792B/zh active Active
- 2013-05-28 EP EP13885510.1A patent/EP2851807B1/en active Active
- 2013-05-28 WO PCT/CN2013/076329 patent/WO2014190486A1/zh active Application Filing
-
2014
- 2014-12-17 US US14/573,428 patent/US9411646B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP2851807B1 (en) | 2017-09-20 |
JP2016508647A (ja) | 2016-03-22 |
EP2851807A4 (en) | 2015-04-22 |
CN103608792A (zh) | 2014-02-26 |
CN103608792B (zh) | 2016-03-09 |
WO2014190486A1 (zh) | 2014-12-04 |
US20150106822A1 (en) | 2015-04-16 |
EP2851807A1 (en) | 2015-03-25 |
US9411646B2 (en) | 2016-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6089349B2 (ja) | マルチコアアーキテクチャでのリソース分離を支援するための方法およびシステム | |
JP2016508647A5 (ja) | ||
JP6355114B2 (ja) | リソース処理方法、オペレーティング・システム、およびデバイス | |
US9135126B2 (en) | Multi-core re-initialization failure control system | |
WO2015169145A1 (zh) | 内存管理方法和设备 | |
RU2437144C2 (ru) | Способ устранения исключительной ситуации в одном из ядер многоядерной системы | |
US10671426B2 (en) | Data processing | |
WO2014090008A1 (zh) | 一种任务处理的方法和虚拟机 | |
US9639486B2 (en) | Method of controlling virtualization software on a multicore processor | |
JP2008293245A (ja) | フェイルオーバ方法、計算機システム、管理サーバ及び予備サーバの設定方法 | |
JP2016541072A5 (ja) | ||
US20150052529A1 (en) | Efficient task scheduling using a locking mechanism | |
EP3803663B1 (en) | Watchdog timer hierarchy | |
WO2013101086A1 (en) | Boot strap processor assignment for a multi-core processing unit | |
JP2011227766A (ja) | 記憶手段の管理方法、仮想計算機システムおよびプログラム | |
US20130254446A1 (en) | Memory Management Method and Device for Distributed Computer System | |
CN115421787A (zh) | 指令执行方法、装置、设备、系统、程序产品及介质 | |
CN112384893A (zh) | 多个热补丁的资源上高效的部署 | |
JP5678347B2 (ja) | Itシステムの構成方法、そのコンピュータプログラムおよびitシステム | |
JPWO2014196083A1 (ja) | 計算機システム及び制御方法 | |
JP2014139702A (ja) | 仮想計算機システムとその制御方法、プログラム、および集積回路 | |
CN110618794A (zh) | 一种SSD固件访问NandFlash的方法和系统 | |
JP2014178889A (ja) | 情報処理装置、プログラムおよび記憶領域獲得方法 | |
JP6035993B2 (ja) | 情報処理装置、装置管理方法および装置管理プログラム | |
KR102505996B1 (ko) | 가상 머신 프로세서의 원격 처리 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160809 |
|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20161109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170119 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6089349 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |