TWI557644B - 雙處理器電子裝置及其快速開機啓動的方法 - Google Patents

雙處理器電子裝置及其快速開機啓動的方法 Download PDF

Info

Publication number
TWI557644B
TWI557644B TW103139175A TW103139175A TWI557644B TW I557644 B TWI557644 B TW I557644B TW 103139175 A TW103139175 A TW 103139175A TW 103139175 A TW103139175 A TW 103139175A TW I557644 B TWI557644 B TW I557644B
Authority
TW
Taiwan
Prior art keywords
processor
electronic device
dual
dynamic random
random memory
Prior art date
Application number
TW103139175A
Other languages
English (en)
Other versions
TW201617863A (zh
Inventor
光毅 黃
Original Assignee
鴻海精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鴻海精密工業股份有限公司 filed Critical 鴻海精密工業股份有限公司
Priority to TW103139175A priority Critical patent/TWI557644B/zh
Priority to US14/926,004 priority patent/US9940176B2/en
Publication of TW201617863A publication Critical patent/TW201617863A/zh
Application granted granted Critical
Publication of TWI557644B publication Critical patent/TWI557644B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4405—Initialisation of multiprocessor systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Stored Programmes (AREA)

Description

雙處理器電子裝置及其快速開機啟動的方法
本發明涉及電腦處理器，尤其涉及一種雙處理器電子裝置及其快速開機啟動的方法。
目前，雙處理器系統廣泛運用於通信電子設備中。隨著通信電子設備對反應速率的要求越來越高，雙處理器的運作速率也要求越來越高，這樣必然需要雙處理器的啟動過程越快越好，然而在處理器進行啟動時，僅僅依靠各個處理器自身的啟動流程進行上電啟動，這樣勢必導致啟動的時間限制在某一個瓶頸，如何利用具有雙處理器的電子裝置中處理器之間的通信來達到互相提高彼此上電啟動時間是一個值得研究的課題。
有鑑於此，需提供一種雙處理器電子裝置，可快速上電啟動，節省啟動時間。
此外，還需提供一種雙處理器電子裝置快速開機啟動的方法，可快速上電啟動，節省啟動時間。
本發明實施方式提供的一種雙處理器系統包括第一處理器，第二處理器以及動態隨機記憶體，第一處理器用於執行第一處理器本地初始化後發送喚醒命令至第二處理器以喚醒第二處理器。第二 處理器用於在被第一處理器喚醒後執行第二處理器本地初始化，複製鏡像檔到動態隨機記憶體中並解壓縮，並在解壓縮完後發送該鏡像檔到第一處理器及發送準備完畢資訊至第一處理器。第一處理器還用於延遲啟動，並在接收到準備完畢資訊且延遲啟動的時間到達後，跳躍到複製後的鏡像檔啟動進程啟動。
優選的，第一處理器還用於在執行延遲啟動之前，執行外設初始化過程。
優選的，延遲時間是五分鐘。
優選的，動態隨機記憶體是雙倍速率同步動態隨機記憶體。
本發明實施方式提供的一種雙處理器系統快速啟動的方法包括：第一處理器執行第一處理器本地初始化後發送喚醒命令至第二處理器以喚醒第二處理器；第二處理器在被第一處理器喚醒後執行第二處理器本地初始化，複製鏡像檔到動態隨機記憶體中並解壓縮，並在解壓縮完後發送該鏡像檔到第一處理器及發送準備完畢資訊至第一處理器；第一處理器延遲啟動，並在接收到準備完畢資訊且延遲時間到達後，跳躍到複製後的鏡像檔啟動進程啟動。
優選的，第一處理器在執行延遲啟動之前，執行外設初始化過程。
優選的，延遲時間是五分鐘。
優選的，動態隨機記憶體是雙倍速率同步動態隨機記憶體。
上述具有雙處理器的電子裝置及其快速開機啟動的方法可在第一處理器進行外設初始化之前利用第二處理器將複製鏡像檔並解壓 併發送給第一處理器，從而讓第一處理器省去了複製鏡像檔並解壓的步驟，從而節約上電啟動時間，實現快速啟動。
100‧‧‧雙處理器電子裝置
10‧‧‧第一處理器
20‧‧‧第二處理器
30‧‧‧動態隨機記憶體
圖1為本發明雙處理器電子裝置的結構框圖。
圖2為本發明雙處理器電子裝置的第二處理器協助第一處理器快速上電啟動一實施方式的功能框圖。
圖3為本發明雙處理器電子裝置的第二處理器協助第一處理器快速上電啟動的方法一實施方式的流程圖。
圖4為本發明雙處理器電子裝置的第二處理器協助第一處理器快速上電啟動與第一處理器自行啟動一實施方式的對比圖。
參閱圖1，所示為本發明雙處理器電子裝置100的結構框圖。在本實施方式中，雙處理器電子裝置100包括第一處理器10、第二處理器20以及動態隨機記憶體30。第一處理器10與第二處理器20通過通信連接器連接，同時也與動態隨機記憶體30進行通信連接。第一處理器10以及第二處理器20均包括雙鏡像檔(image)以及其他所需設備，並且均連接著各種外設(圖中未示)，動態隨機記憶體30可以是雙倍速率同步動態隨機記憶體。
參閱圖2，所示為本發明雙處理器電子裝置100的第二處理器20協助第一處理器10快速上電啟動一實施方式的功能框圖。在本實施方式中，第二處理器20能夠協助第一處理器10快速上電啟動，在其他實施方式中，第一處理器10也能夠協助第二處理器20實現快速上電啟動。
在本實施方式中，當第一處理器10需要進行上電啟動時，第一處理器10首先執行第一處理器(CPU)的初始化以及雙倍速率同步動態隨機記憶體(DDR)校準，待DDR校準完畢之後且在需要進行外設初始化之前，第一處理器會觸發喚醒機制來發送喚醒命令至第二處理器來喚醒第二處理器20。第二處理器20在被喚醒之後，執行第二處理器(CPU)的初始化、並複製鏡像文件(image)到雙倍速率同步動態隨機記憶體(DDR)中去並解壓該image，待解壓完畢後，第二處理器20發送該image給第一處理器10，同時發送準備完畢信息至第一處理器。
當第二處理器20處理image的同時，第一處理器10會執行外設初始化的操作，並在接收到第二處理器20發送過來的image後設置延遲時間後自動啟動，比如延遲時間為5秒。如果第一處理器10接收到第二處理器20發送的準備完畢的資訊後且延遲時間到達後，跳躍到image啟動進程，來完成上電啟動。
這樣，原本在第一處理器10需要執行的複製image到DDR中去並解壓該image的操作轉移到第二處理器20協助完成，節省了第一處理器10的上電啟動步驟，從而節省了啟動時間。
參閱圖3，所示為本發明雙處理器電子裝置100的第二處理器20協助第一處理器10快速上電啟動的方法一實施方式的流程圖。在本實施方式中，本方法運用在圖1的雙處理器電子裝置100中，並由第一處理器10以及第二處理器20共同完成。在其他實施方式中，第一處理器10也能夠協助第二處理器20實現快速上電啟動。
在步驟S300，第一處理器需要進行上電啟動時，首先執行第一處理器(CPU)的初始化以及雙倍速率同步動態隨機記憶體(DDR)校 準。待DDR校準完畢之後且在需要進行外設初始化之前，執行步驟S302。
在步驟S302，第一處理器發送喚醒命令至第二處理器，第二處理器接收該喚醒命令後，執行第二CPU的初始化、複製image到DDR中去並解壓該image，待解壓完畢後，並發送該image給第一處理器，同時發送準備完畢信息至第一處理器。而在第二處理器處理image的同時，第一處理器會執行外設初始化的操作後，執行S304。
在步驟S304，第一處理器接收到第二處理器20發送過來的image後設置延遲時間後自動啟動，比如延遲時間為5秒。
在步驟S306，第一處理器接收到第二處理器發送的準備完畢資訊後且延遲時間到達後跳躍到image啟動進程，實現第一處理器的上電啟動。
這樣，原本在第一處理器需要執行的複製image到DDR中去並解壓該image的操作轉移到第二處理器協助完成，節省了第一處理器的上電啟動步驟，從而節省了啟動時間。
參閱圖4，所示為本發明雙處理器電子裝置100的第二處理器20協助第一處理器10快速上電啟動與第一處理器10自行啟動一實施方式的對比圖。在其他實施方式中，第一處理器10也能夠協助第二處理器20實現快速上電啟動。
在本實施方式中，上圖表示的是第一處理器自行啟動的進程圖(以下用上圖進行說明)，下圖表示的是第二處理器協助第一處理器快速上電啟動的進程圖(以下用下圖進行說明)。上圖以及下圖 中的橢圓形框內表示的是第一處理器執行的操作，方形框內表示的是第二處理器執行的操作，上圖以及下圖中箭頭的由左至右表示的上電啟動的時間軸，而S表示的計量時間的秒鐘。
從上下圖對比可知，上圖第一處理器的最終上電啟動時間為12秒，而下圖第一處理器的最終上電啟動時間為7秒，顯然，經過第二處理器的協助後，第一處理器的所需上電啟動時間變短了。由於在第一處理器進行外設初始化之前利用第二處理器進行複製image到DDR中去並解壓該image的操作，這樣在第一處理器處於延遲時間內依然進行著原先需要等待後才能進行的操作，大大節省了操作步驟，從而節省了第一處理器的上電時間。
通過上述實施例可以看出，在雙處理器系統中，當某一個處理器需要進行上電啟動時，可借助於另一個處理器來執行複製image到DDR中去並解壓該image的操作，這樣就能減少了單一處理器需要等待操作的弊端，提高了上電啟動的效率，節省了上電啟動的時間。
以上是對本發明所提供的雙處理器系及其快速啟動的方法進行了詳細介紹，本文中應用到了具體實施例對本發明的原理及實施方式進行了闡述，以上實施例的說明只是用於幫助理解本發明的發明方法及其核心思想；同時，對於本領域的一般技術人員，依據本發明的思想，在具體實施方式及應用範圍均會由改變之處，綜上所述，本發明內容不應理解為對本發明的限制。
100‧‧‧雙處理器電子裝置
10‧‧‧第一處理器
20‧‧‧第二處理器
30‧‧‧動態隨機記憶體

Claims (8)

  1. 一種雙處理器電子裝置，包括：動態隨機記憶體；第一處理器，用於執行該第一處理器本地初始化後發送喚醒命令至該第二處理器以喚醒該第二處理器；及第二處理器，用於在被該第一處理器喚醒後執行該第二處理器本地初始化，複製鏡像檔到該動態隨機記憶體中並解壓縮，並在解壓縮完後發送該鏡像檔到第一處理器及發送準備完畢資訊至該第一處理器；其中，該第一處理器還用於延遲啟動，並在接收到該準備完畢資訊且該延遲啟動的時間到達後，跳躍到該複製後的鏡像檔啟動進程啟動。
  2. 如申請專利範圍第1項所述之雙處理器電子裝置，其中，該第一處理器還用於在執行延遲啟動之前，執行外設初始化過程。
  3. 如申請專利範圍第1項所述之雙處理器電子裝置，其中，該延遲啟動的時間為五秒鐘。
  4. 如申請專利範圍第1項所述之雙處理器電子裝置，其中，該動態隨機記憶體是雙倍速率同步動態隨機記憶體。
  5. 一種雙處理器電子裝置快速開機啟動的方法，該雙處理器電子裝置包括第一處理器、第二處理器以及動態隨機記憶體，該方法包括：第一處理器執行該第一處理器本地初始化後發送喚醒命令至該第二處理器以喚醒該第二處理器；第二處理器在被第一處理器喚醒後執行該第二處理器本地初始化，複製鏡像檔到該動態隨機記憶體中並解壓縮，並在解壓縮完後發送該鏡像檔到第一處理器及發送準備完畢資訊至該第一處理器；及 第一處理器延遲啟動，並在接收到該準備完畢資訊且該延遲啟動的時間到達後，跳躍到該複製後的鏡像檔啟動進程啟動。
  6. 如申請專利範圍第5項所述之具有雙處理器的電子裝置快速開機啟動的方法，其中：該第一處理器在執行延遲啟動之前，執行外設初始化過程。
  7. 如申請專利範圍第5項所述之具有雙處理器的電子裝置快速開機啟動的方法，其中：該延遲啟動的時間為五秒鐘。
  8. 如申請專利範圍第5項所述之具有雙處理器的電子裝置快速開機啟動的方法，其中，該動態隨機記憶體是雙倍速率同步動態隨機記憶體。
TW103139175A 2014-11-12 2014-11-12 雙處理器電子裝置及其快速開機啓動的方法 TWI557644B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103139175A TWI557644B (zh) 2014-11-12 2014-11-12 雙處理器電子裝置及其快速開機啓動的方法
US14/926,004 US9940176B2 (en) 2014-11-12 2015-10-29 Dual-processor electronic device and method for quick boot up

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103139175A TWI557644B (zh) 2014-11-12 2014-11-12 雙處理器電子裝置及其快速開機啓動的方法

Publications (2)

Publication Number Publication Date
TW201617863A TW201617863A (zh) 2016-05-16
TWI557644B true TWI557644B (zh) 2016-11-11

Family

ID=55912285

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103139175A TWI557644B (zh) 2014-11-12 2014-11-12 雙處理器電子裝置及其快速開機啓動的方法

Country Status (2)

Country Link
US (1) US9940176B2 (zh)
TW (1) TWI557644B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107741894B (zh) * 2016-11-25 2020-01-31 腾讯科技（深圳）有限公司 一种应用进程的监控方法和装置
CN112463260B (zh) * 2021-01-26 2021-04-20 杭州万高科技股份有限公司 用于终端设备的安全启动方法、终端设备及介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200606713A (en) * 2004-08-06 2006-02-16 Via Tech Inc Fast boot method and system
US20080040599A1 (en) * 2006-08-10 2008-02-14 Sony Corporation Electronic appliance and startup method
TW201133343A (en) * 2010-03-31 2011-10-01 Wistron Corp Parallel speedy starting method, and device having multi-processor
TW201416979A (zh) * 2012-10-29 2014-05-01 Acer Inc 開機加速方法與電腦系統裝置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7430164B2 (en) * 1998-05-04 2008-09-30 Hewlett-Packard Development Company, L.P. Path recovery on failure in load balancing switch protocols
US7743276B2 (en) * 2006-09-27 2010-06-22 Hewlett-Packard Development Company, L.P. Sufficient free space for redundancy recovery within a distributed data-storage system
CN100549956C (zh) 2006-12-01 2009-10-14 北京中星微电子有限公司 一种协处理器引导方法及系统
US9058191B2 (en) * 2010-03-22 2015-06-16 Qualcomm Incorporated Direct transfer of executable software image to memory allocated by target processor based on transferred image header
US9069966B2 (en) * 2011-10-11 2015-06-30 International Business Machines Corporation Code updates in processing systems
US9229729B2 (en) * 2012-11-26 2016-01-05 International Business Machines Corporation Initializing processor cores in a multiprocessor system
US20140351617A1 (en) * 2013-05-27 2014-11-27 Motorola Mobility Llc Method and Electronic Device for Bringing a Primary Processor Out of Sleep Mode
JP6089349B2 (ja) * 2013-05-28 2017-03-08 ▲ホア▼▲ウェイ▼技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． マルチコアアーキテクチャでのリソース分離を支援するための方法およびシステム
US9658858B2 (en) * 2013-10-16 2017-05-23 Xilinx, Inc. Multi-threaded low-level startup for system boot efficiency

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200606713A (en) * 2004-08-06 2006-02-16 Via Tech Inc Fast boot method and system
US20080040599A1 (en) * 2006-08-10 2008-02-14 Sony Corporation Electronic appliance and startup method
TW201133343A (en) * 2010-03-31 2011-10-01 Wistron Corp Parallel speedy starting method, and device having multi-processor
TW201416979A (zh) * 2012-10-29 2014-05-01 Acer Inc 開機加速方法與電腦系統裝置

Also Published As

Publication number Publication date
TW201617863A (zh) 2016-05-16
US20160132340A1 (en) 2016-05-12
US9940176B2 (en) 2018-04-10

Similar Documents

Publication Publication Date Title
KR101770932B1 (ko) 모바일 디바이스용 상시 연결형 오디오 제어
TW544570B (en) Entering and exiting power managed states without disrupting accelerated graphics port transactions
US12001264B2 (en) Enhanced display wakeup utilizing fast port scanning
US8892935B2 (en) Dynamic bus clock rate adjusting method and device
TWI536267B (zh) 應用於操作模式有限狀態機的控制方法以及電腦可讀媒體
TW201248389A (en) Reducing power consumption of uncore circuitry of a processor
TWI275945B (en) Optimization of SMI handling and initialization
WO2013123863A1 (zh) 一种休眠方法、唤醒方法和移动终端设备
TW201250460A (en) Bridge logic device for use in a heterogeneous computer system
TW200825706A (en) Transitioning a computing platform to a low power system state
WO2020038429A1 (zh) 嵌入式设备的启动方法、嵌入式设备以及计算机存储介质
CN114879829B (zh) 功耗管理方法、装置、电子设备、图形处理器及存储介质
WO2022121475A1 (zh) 运行状态切换方法、装置、电子设备及存储介质
CN110502928B (zh) 双操作系统、工作状态控制方法、装置及存储介质
US20180081424A1 (en) System management controller
TWI557644B (zh) 雙處理器電子裝置及其快速開機啓動的方法
US9201663B2 (en) Computer system and remote control method for computer device
CN105653495B (zh) 双处理器电子装置及其快速开机启动的方法
TWI309359B (zh)
TW200842562A (en) Method for judging a rebooting action of a computer system and related computer system
WO2020199009A1 (zh) 启动装置的处理方法、装置、设备及存储介质
JP2004272593A (ja) 情報処理装置並びに省電力方法及びプログラム
WO2018058717A1 (zh) 非易失性存储装置、方法、计算机系统及待机或休眠实现方法
CN107168924B (zh) 功能芯片的控制方法和装置
TWI579767B (zh) Quick boot computer system and method, the computer can read the recording media and computer program products