JPS61248445A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPS61248445A JPS61248445A JP8931185A JP8931185A JPS61248445A JP S61248445 A JPS61248445 A JP S61248445A JP 8931185 A JP8931185 A JP 8931185A JP 8931185 A JP8931185 A JP 8931185A JP S61248445 A JPS61248445 A JP S61248445A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- metal wiring
- connection holes
- width
- connection hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔Ｍ梁上の利用分野〕
本発明は、集積回路に関し、特に２層金属配線を用いた
ＭＯ８集積回路に関する。
ＭＯ８集積回路に関する。
従来、２層金属配線を用いたＭＯ８集積回路においては
第２図に示すように、トランジスタのンース°、ドレイ
ン等の拡散層領域ｌと第２の金属配線４を接続する場合
、拡散層領域１と第１の金属配線３を第１の接続穴８を
介して接続しさらに、第１の金属配？ｍ３と、第２の金
属配線４を第２の接続穴９を介して接続している。尚６
は素子分離用絶縁膜である。この様な配線の接続構造（
おいては、第１の金属配線３の厚さにより絶縁ｌｊ！Ｘ
７に段差が生じ、絶縁膜７上に形成される第２の金属配
線４が断線することがあり、それをなくす為、第１の金
属配線３の厚さを第２の金属配線４の厚さの１７２程度
にしなければならない制約がある。
第２図に示すように、トランジスタのンース°、ドレイ
ン等の拡散層領域ｌと第２の金属配線４を接続する場合
、拡散層領域１と第１の金属配線３を第１の接続穴８を
介して接続しさらに、第１の金属配？ｍ３と、第２の金
属配線４を第２の接続穴９を介して接続している。尚６
は素子分離用絶縁膜である。この様な配線の接続構造（
おいては、第１の金属配線３の厚さにより絶縁ｌｊ！Ｘ
７に段差が生じ、絶縁膜７上に形成される第２の金属配
線４が断線することがあり、それをなくす為、第１の金
属配線３の厚さを第２の金属配線４の厚さの１７２程度
にしなければならない制約がある。
その為、電位供給端と外部出力端間に形成されるチャネ
ル幅が非常に大きなトランジスタ（以後。
ル幅が非常に大きなトランジスタ（以後。
出力トランジスタと称するンを設計する場合、第１の金
属配線３と第２の金属配置！４の接続抵抗や第１の金属
配線３の電流許容量等を充分考慮した設計をすることが
要求される。
属配線３と第２の金属配置！４の接続抵抗や第１の金属
配線３の電流許容量等を充分考慮した設計をすることが
要求される。
第３図は、従来の出力トランジスタの２層配線構造の一
例を示す平面図である。
例を示す平面図である。
第３図において拡散層領域ｌと第１の金属配線３とはＭ
Ｘｌの接続穴８を介して接続されておシこの第１の金塊
配＠３０幅は出力トランジスタのチャネル幅によって決
まる電流値により決定される。
Ｘｌの接続穴８を介して接続されておシこの第１の金塊
配＠３０幅は出力トランジスタのチャネル幅によって決
まる電流値により決定される。
そして第１の金属配−３を、この電流値によって決定さ
゛れる幅で拡散層領域１から引き出し、拡散層領域１外
で、第１の金属配線３と、第２の金属配線４を、所定電
流値に対し、接続抵抗による電圧降下が無視できる程度
に複数個兼列配設した第２の接続穴９を通して接続する
ように構成されていた０ 〔発明が解決しようとする問題点〕 しかしながら、このような２層配線の構成においては、
出力トランジスタのチャネル幅によって決まる１！流値
を用いて、第１の金属配線３と第２の金属配＠４の幅を
決定し、かつ第２の接続穴９の個数も決定する必要があ
る０また。第１の金属配線３の厚さが、第２の金属配線
４の厚さの１／２程度にする必要がある為、第２の金属
配線４０幅にくらべ第１の金属配線３の幅は、２倍相度
（する必要がある。従って、拡散層領域１は、第１の金
属配線３の幅によって決定される。その為、設計時には
、第１の金属配線３の幅、第２の金属配線４の幅及び第
２の接続穴９の個数を決定しなければならない為、設計
が複雑となり、またこれら配線パターンの占有面積が大
きくなる欠点があったＱ 本発明の目的は、前記欠点を除去し、設計が簡単で配線
パターンの面積の少い改善された２層金属配線構造を用
いた集積回路を提供することＫある０ 〔問題点を解決するための手段〕 本発明の集積回路は、複数の第１の接続穴により拡散層
領域と第１の金属配線とが接続されかつ複数の第２の接
続穴により該第１の金属配線と第２の金属配線とが接続
される２層配線構造を有する集積回路であって、前記第
１の接続穴と第２の接続穴とは拡散層領域上に形成され
かつ第２の接続穴と第２の珈絖穴との間に第１の接続穴
が存在る 一針輸成となっている。
゛れる幅で拡散層領域１から引き出し、拡散層領域１外
で、第１の金属配線３と、第２の金属配線４を、所定電
流値に対し、接続抵抗による電圧降下が無視できる程度
に複数個兼列配設した第２の接続穴９を通して接続する
ように構成されていた０ 〔発明が解決しようとする問題点〕 しかしながら、このような２層配線の構成においては、
出力トランジスタのチャネル幅によって決まる１！流値
を用いて、第１の金属配線３と第２の金属配＠４の幅を
決定し、かつ第２の接続穴９の個数も決定する必要があ
る０また。第１の金属配線３の厚さが、第２の金属配線
４の厚さの１／２程度にする必要がある為、第２の金属
配線４０幅にくらべ第１の金属配線３の幅は、２倍相度
（する必要がある。従って、拡散層領域１は、第１の金
属配線３の幅によって決定される。その為、設計時には
、第１の金属配線３の幅、第２の金属配線４の幅及び第
２の接続穴９の個数を決定しなければならない為、設計
が複雑となり、またこれら配線パターンの占有面積が大
きくなる欠点があったＱ 本発明の目的は、前記欠点を除去し、設計が簡単で配線
パターンの面積の少い改善された２層金属配線構造を用
いた集積回路を提供することＫある０ 〔問題点を解決するための手段〕 本発明の集積回路は、複数の第１の接続穴により拡散層
領域と第１の金属配線とが接続されかつ複数の第２の接
続穴により該第１の金属配線と第２の金属配線とが接続
される２層配線構造を有する集積回路であって、前記第
１の接続穴と第２の接続穴とは拡散層領域上に形成され
かつ第２の接続穴と第２の珈絖穴との間に第１の接続穴
が存在る 一針輸成となっている。
人に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例の平面図でめり２／ｉｉｌ配
線の接続構造を示している０ 第１図において、拡散層領域１上に形成された第１の金
属配線３とこの上に形成された第２の金属配線４とは第
２の接続穴９によって接続されている。この第２の接続
穴９のピッチ寸法Ｘは、接続抵抗が無視できる程に決定
される。また、拡散層領域ｌと第１の金属配線３とを接
続する第１の接続穴８は第２の接続穴９間に１個設けら
れているが、その個数は第１の金属配線３に流れる［流
値の許容量を満足できるように決定すればよく、１個以
上設けることかでさる。
線の接続構造を示している０ 第１図において、拡散層領域１上に形成された第１の金
属配線３とこの上に形成された第２の金属配線４とは第
２の接続穴９によって接続されている。この第２の接続
穴９のピッチ寸法Ｘは、接続抵抗が無視できる程に決定
される。また、拡散層領域ｌと第１の金属配線３とを接
続する第１の接続穴８は第２の接続穴９間に１個設けら
れているが、その個数は第１の金属配線３に流れる［流
値の許容量を満足できるように決定すればよく、１個以
上設けることかでさる。
従りて設計時には、第１の金属配線３の配線幅や、第２
の接続穴９０個数は考慮せずに、第２の金属配線４の配
線幅を決定するだけでよいので設計が単純かつ容易とな
る０さらに、拡散層領域１は、第２の釡属配線４幅によ
って決定される為配線パターンと共に従来より小さなパ
ターン占有面積で設計できる。
の接続穴９０個数は考慮せずに、第２の金属配線４の配
線幅を決定するだけでよいので設計が単純かつ容易とな
る０さらに、拡散層領域１は、第２の釡属配線４幅によ
って決定される為配線パターンと共に従来より小さなパ
ターン占有面積で設計できる。
以上詳ａＫａ明したように１本発明によれば、拡散層上
１ｃ２層配線の接続に用いる第１と第２の接続穴を設け
、かつ第２の接続大間に第１の接続穴が存在するように
設けることにより、設計が簡単でパターンの小さな２Ｉ
−配線構造を有する集積回路が得られるのでその効果は
大きい。
１ｃ２層配線の接続に用いる第１と第２の接続穴を設け
、かつ第２の接続大間に第１の接続穴が存在するように
設けることにより、設計が簡単でパターンの小さな２Ｉ
−配線構造を有する集積回路が得られるのでその効果は
大きい。
第１図は、本発明の一実施例の平面図、第２図は、従来
の２層金属配線を用いたＭＯ８集積回路の断面図、第３
図は従来の２層金属配線を用いた出力トランジスタの平
面図である０ １・・・・拡散層領域、２・・・・・・ゲート電極、３
・・・・・第１の金属配線、４・・・・・第２の金属配
線、５・・・・・７リコン基板、６，７・・・・・・絶
縁膜、８・・・・・第１の接続穴、９・・・・第２の接
続穴。
の２層金属配線を用いたＭＯ８集積回路の断面図、第３
図は従来の２層金属配線を用いた出力トランジスタの平
面図である０ １・・・・拡散層領域、２・・・・・・ゲート電極、３
・・・・・第１の金属配線、４・・・・・第２の金属配
線、５・・・・・７リコン基板、６，７・・・・・・絶
縁膜、８・・・・・第１の接続穴、９・・・・第２の接
続穴。
Claims (1)
- 複数の第１の接続穴により拡散層領域と第１の金属配線
とが接続されかつ複数の第２の接続穴により該第１の金
属配線と第２の金属配線とが接続される２層配線構造を
有する集積回路において、前記第１の接続穴と第２の接
続穴とは拡散層領域上に形成されかつ第２の接続穴と第
２の接続穴との間に第１の接続穴が存在することを特徴
とする集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8931185A JPS61248445A (ja) | 1985-04-25 | 1985-04-25 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8931185A JPS61248445A (ja) | 1985-04-25 | 1985-04-25 | 集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61248445A true JPS61248445A (ja) | 1986-11-05 |
| JPH0421344B2 JPH0421344B2 (ja) | 1992-04-09 |
Family
ID=13967120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8931185A Granted JPS61248445A (ja) | 1985-04-25 | 1985-04-25 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61248445A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5936283A (en) * | 1996-08-05 | 1999-08-10 | Nec Corporation | MOSFET for input/output protective circuit having a multi-layered contact structure with multiple contact holes on a single diffusion layer |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58127348A (ja) * | 1982-01-25 | 1983-07-29 | Mitsubishi Electric Corp | 大規模半導体集積回路装置 |
| JPS5941852A (ja) * | 1982-06-24 | 1984-03-08 | ストレイジ・テクノロジ−・パ−トナ−ズ | 集積回路チツプ |
| JPH0421344A (ja) * | 1990-05-15 | 1992-01-24 | Sumitomo Heavy Ind Ltd | 電磁アクチュエータ |
-
1985
- 1985-04-25 JP JP8931185A patent/JPS61248445A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58127348A (ja) * | 1982-01-25 | 1983-07-29 | Mitsubishi Electric Corp | 大規模半導体集積回路装置 |
| JPS5941852A (ja) * | 1982-06-24 | 1984-03-08 | ストレイジ・テクノロジ−・パ−トナ−ズ | 集積回路チツプ |
| JPH0421344A (ja) * | 1990-05-15 | 1992-01-24 | Sumitomo Heavy Ind Ltd | 電磁アクチュエータ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5936283A (en) * | 1996-08-05 | 1999-08-10 | Nec Corporation | MOSFET for input/output protective circuit having a multi-layered contact structure with multiple contact holes on a single diffusion layer |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0421344B2 (ja) | 1992-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5401989A (en) | Semiconductor device having a basic cell region and an I/O cell region defined on a surface thereof | |
| JPH0329342A (ja) | 半導体装置 | |
| JPH04216668A (ja) | 半導体集積回路 | |
| JPS61248445A (ja) | 集積回路 | |
| KR930009022B1 (ko) | 반도체장치 | |
| US6177294B1 (en) | Wiring layout method for semiconductor device and recording medium on which wiring layout program for semiconductor device is recorded | |
| JPS6070742A (ja) | マスタ・スライス型半導体装置 | |
| JPH02126665A (ja) | 半導体装置 | |
| JPS584820B2 (ja) | 半導体装置 | |
| JPH0456355A (ja) | 半導体集積回路装置 | |
| KR200309911Y1 (ko) | 다층 배선 | |
| JP2534496B2 (ja) | 半導体装置の製造方法 | |
| JPH0560666B2 (ja) | ||
| JPH04127464A (ja) | マスタースライス方式集積回路装置用電源キャパシタセル | |
| JPH0475665B2 (ja) | ||
| JPS63143843A (ja) | 半導体集積回路電源配線装置 | |
| JP2000114378A5 (ja) | ||
| JPH0262062A (ja) | マスタースライス型半導体装置 | |
| JPH04260352A (ja) | 半導体集積回路装置 | |
| JPH07302963A (ja) | 表面実装用プリント配線板 | |
| JP3134601B2 (ja) | 半導体集積回路 | |
| JP2901311B2 (ja) | 半導体集積回路 | |
| JPS61184862A (ja) | 集積回路 | |
| JPS59126652A (ja) | 半導体装置 | |
| JPH04299895A (ja) | 多層回路基板 |