JPS61244148A - 時分割電子交換機のデ−タ交換方式 - Google Patents
時分割電子交換機のデ−タ交換方式Info
- Publication number
- JPS61244148A JPS61244148A JP60085898A JP8589885A JPS61244148A JP S61244148 A JPS61244148 A JP S61244148A JP 60085898 A JP60085898 A JP 60085898A JP 8589885 A JP8589885 A JP 8589885A JP S61244148 A JPS61244148 A JP S61244148A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- phase difference
- data
- difference information
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、時分割電子交換機のデータ交換方式に関する
。特に同期データの通信を可能とする方式に関する。
。特に同期データの通信を可能とする方式に関する。
本発明は、時分割電子交換機におけるデータ交換方式に
おいて、 受信側で、受信タイミングクロックと交換機側クロック
との位相差を検出し送信側に送り、これに基づいて送信
側では送信クロックを送受信間のクロック位相差が所定
範囲に入るように調整することにより 従来困難であった同期データの通信を可能としたもので
ある。
おいて、 受信側で、受信タイミングクロックと交換機側クロック
との位相差を検出し送信側に送り、これに基づいて送信
側では送信クロックを送受信間のクロック位相差が所定
範囲に入るように調整することにより 従来困難であった同期データの通信を可能としたもので
ある。
従来、時分割電子交換機においては、独立同期方式にお
ける局間での同期データ転送あるいは、独立のクロック
で動作するコンピュータとの同期データ転送が困難であ
った すなわち、独立同期方式においては送信側クロックと受
信側クロックでわずかながら周波数差が存在し、そのた
めにデータの抜けや、二重に転送されるスリップが発生
する。
ける局間での同期データ転送あるいは、独立のクロック
で動作するコンピュータとの同期データ転送が困難であ
った すなわち、独立同期方式においては送信側クロックと受
信側クロックでわずかながら周波数差が存在し、そのた
めにデータの抜けや、二重に転送されるスリップが発生
する。
これを解決するにはパンツアメモリを設ける方法がある
が、連続転送データ量に限界がある。また従属同期方式
を取れば上記問題は発生しないが、網間接続時等どうし
ても独立同期方式にたよらざるを得ない場合がある。
が、連続転送データ量に限界がある。また従属同期方式
を取れば上記問題は発生しないが、網間接続時等どうし
ても独立同期方式にたよらざるを得ない場合がある。
以上説明したように、時分割電子交換機においては、独
立同期方式における局間での同期データの転送あるいは
、独立のクロックで動作するコンピュータとの同期デー
タ転送が困難であるいう欠点があった。
立同期方式における局間での同期データの転送あるいは
、独立のクロックで動作するコンピュータとの同期デー
タ転送が困難であるいう欠点があった。
従って、本発明の目的は上記欠点を除去することにより
、独立同期方式の局間においても同期データ転送が可能
な時分割電子交換機のデータ交換方式を提供することに
ある。
、独立同期方式の局間においても同期データ転送が可能
な時分割電子交換機のデータ交換方式を提供することに
ある。
本発明の時分割電子交換機のデータ交換方式は、受信タ
イミングクロックと交換機側のロックの位相差を検出し
、この検出した位相差情報を送信側に伝送する手段を有
する受信部と、送信されてきた前記位相差情報に基づき
、送信クロックを送受信間のクロック位相差が所定範囲
内に入るように調整する手段を有する送信部とを含むデ
ータモジュールを備えることを特徴として構成される。
イミングクロックと交換機側のロックの位相差を検出し
、この検出した位相差情報を送信側に伝送する手段を有
する受信部と、送信されてきた前記位相差情報に基づき
、送信クロックを送受信間のクロック位相差が所定範囲
内に入るように調整する手段を有する送信部とを含むデ
ータモジュールを備えることを特徴として構成される。
本発明は、受信タイミングクロックと交換機側クロック
の位相差情報を送信側に送り、送信側でこの位相差情報
により送信クロックを調整することにより、送受信間の
クロック位相差をあらかじめ定められた範囲内に収め独
立同期方式の局間においても、同期データの転送を可能
とする。
の位相差情報を送信側に送り、送信側でこの位相差情報
により送信クロックを調整することにより、送受信間の
クロック位相差をあらかじめ定められた範囲内に収め独
立同期方式の局間においても、同期データの転送を可能
とする。
次に本発明を図面を参照して説明する。
第１図は本発明一実施例を示すシステム系統図である。
第１図において、■はデータ端末、２は時分割スイッチ
（ＴＤＳＷ） 、３はデータモジュール（ＤＭ） 、４
はホストコンピュータ（ＨＯ３Ｔ） 、５は送信線路で
ある。
（ＴＤＳＷ） 、３はデータモジュール（ＤＭ） 、４
はホストコンピュータ（ＨＯ３Ｔ） 、５は送信線路で
ある。
データ端末は、時分割スイッチ２を通して、データモジ
ュール３−伝送線路５−データモジュール３一時分割ス
イッチ２−データ端末という経路で接続される。また、
データモジュール３よりホストコンピュータ４、あるい
は他の各種データ端末へ接続される場合もある。データ
モジュール３は受信部と送信部に分かれておりそれぞれ
データの送受信の制御を行う。
ュール３−伝送線路５−データモジュール３一時分割ス
イッチ２−データ端末という経路で接続される。また、
データモジュール３よりホストコンピュータ４、あるい
は他の各種データ端末へ接続される場合もある。データ
モジュール３は受信部と送信部に分かれておりそれぞれ
データの送受信の制御を行う。
第２図は、第１図におけるデータモジュール３のブロッ
ク図を示す。符号２．３は第１図に対応し、６は時分割
スイッチインタフェース部（ＳＩＮＴＦ）、７はライン
インタフェース部（ＬＩＮＴＦ）、８は受信部、９は送
信部、１０は受信バッファメモリ（ＲＢＭ）、１１はク
ロック位相差情報受信回路（ＣＡＩ） 、１２は受信タ
イミングクロック抽出回路（ＲＣＲＧ） 、１３は位相
比較回路（ＣＯＭＰ）、１４は受信タイミングクロック
発生回路（ＲＴＧ） 、１５は送信バッファメモリ（Ｓ
ＢＭ）、１６は位相差情報挿入回路（ＣＡＩＩ）、１７
は送信タイミングクロック発生回路（ＳＴＧ） 、１８
はディジタルフェーズロック発信回路（ＤＰＬＬ）を示
す。
ク図を示す。符号２．３は第１図に対応し、６は時分割
スイッチインタフェース部（ＳＩＮＴＦ）、７はライン
インタフェース部（ＬＩＮＴＦ）、８は受信部、９は送
信部、１０は受信バッファメモリ（ＲＢＭ）、１１はク
ロック位相差情報受信回路（ＣＡＩ） 、１２は受信タ
イミングクロック抽出回路（ＲＣＲＧ） 、１３は位相
比較回路（ＣＯＭＰ）、１４は受信タイミングクロック
発生回路（ＲＴＧ） 、１５は送信バッファメモリ（Ｓ
ＢＭ）、１６は位相差情報挿入回路（ＣＡＩＩ）、１７
は送信タイミングクロック発生回路（ＳＴＧ） 、１８
はディジタルフェーズロック発信回路（ＤＰＬＬ）を示
す。
受信部８においては、受信データはラインインタフェー
ス部７でデータモジュール内部動作に適した信号に変換
された後、クロック位相差情報受信回路１１にてデータ
と位相差情報に選別され、データは受信バッファメモリ
１０に格納される。受信パンツアメモリ１０への書込み
は、受信タイミングクロ７り抽出回路１２で受信データ
から抽出された受信タイミングクロックにより行われる
。
ス部７でデータモジュール内部動作に適した信号に変換
された後、クロック位相差情報受信回路１１にてデータ
と位相差情報に選別され、データは受信バッファメモリ
１０に格納される。受信パンツアメモリ１０への書込み
は、受信タイミングクロ７り抽出回路１２で受信データ
から抽出された受信タイミングクロックにより行われる
。
受信バッファメモリ１０に格納されたデータは、受信タ
イミングクロック発生回路１４にて、交換機内部基準ク
ロックより生成された受信タイミングクロックにより読
出され時分割スイッチインタフェース部６を通して時分
割スイッチ２に送り出される。位相差情報はディジタル
フェーズロック受信回路１８へ送られる。
イミングクロック発生回路１４にて、交換機内部基準ク
ロックより生成された受信タイミングクロックにより読
出され時分割スイッチインタフェース部６を通して時分
割スイッチ２に送り出される。位相差情報はディジタル
フェーズロック受信回路１８へ送られる。
受信タイミングクロック抽出回路１２で抽出された受信
タイミングクロックと、受信タイミングクロック発生回
路１４で、交換機内部基準クロックから生成されたクロ
ックは、位相比較回路１３にてクロックの位相が比較さ
れ、その位相差情報は位相差情報挿入回路１６へ送られ
る。
タイミングクロックと、受信タイミングクロック発生回
路１４で、交換機内部基準クロックから生成されたクロ
ックは、位相比較回路１３にてクロックの位相が比較さ
れ、その位相差情報は位相差情報挿入回路１６へ送られ
る。
送信部９においては、時分割スイッチ２から時分割スイ
ッチインタフェース部６を通して送られてきたデータは
送信バッファメモリ１５へ格納される。送信パンツアメ
モリ１５への格納は、送信タイミングクロック発生回路
１７で交換機内部基準クロックから生成された送信タイ
ミングクロックにより行われる。送信バッファメモリ１
５からの読出しは、ディジタルフェーズロック発信回路
１８からのクロックにより行う、ディジタルフェーズロ
ック発信回路１８では、交換機内部基準クロックから送
信タイミングクロック発生回路１７で生成されたクロッ
クを、位相差情報により周波数調整され送信用クロック
として使用される。
ッチインタフェース部６を通して送られてきたデータは
送信バッファメモリ１５へ格納される。送信パンツアメ
モリ１５への格納は、送信タイミングクロック発生回路
１７で交換機内部基準クロックから生成された送信タイ
ミングクロックにより行われる。送信バッファメモリ１
５からの読出しは、ディジタルフェーズロック発信回路
１８からのクロックにより行う、ディジタルフェーズロ
ック発信回路１８では、交換機内部基準クロックから送
信タイミングクロック発生回路１７で生成されたクロッ
クを、位相差情報により周波数調整され送信用クロック
として使用される。
送信バッファメモリ１５からの送信データは、位相差情
報挿入回路１Ｇで位相比較回路１３から送られたきた位
相差情報と組合わされて、ラインインタフェース７を通
して対局へ送られる。
報挿入回路１Ｇで位相比較回路１３から送られたきた位
相差情報と組合わされて、ラインインタフェース７を通
して対局へ送られる。
本発明は以上説明したように、受信側で、交換機内部の
基準クロ７りと受信データのクロックの位相差を検出し
て、その位相差情報を送信側に送り、送信側はそれによ
ってデータ送信スピードを調整し、送受信間のクロック
の位相差を通信可能な範囲にすることにより、同期デー
タの通信を可能とするという効果がある。
基準クロ７りと受信データのクロックの位相差を検出し
て、その位相差情報を送信側に送り、送信側はそれによ
ってデータ送信スピードを調整し、送受信間のクロック
の位相差を通信可能な範囲にすることにより、同期デー
タの通信を可能とするという効果がある。
第１図は本発明一実施例を示すシステム構成図。
第２図はデータモジュールの詳細を示すブロック図。
１・・・データ端末、２・・・時分割スイッチ（ＴＤＳ
Ｗ）、３・・・データモジュール（ＤＭ） 、４・・・
ホストコンピュータ（ＨＯＳＴ） 、５・・・伝送線
路、６・・・時分割スイッチインタフェース（ＳＩＮＴ
Ｆ）、７・・・ラインインタフェース（ＬＩＮＴＰ）、
８・・・受信部、９・・・送信部、１０・・・受信パン
ツアメモリ（ＲＢＭ） 、１１・・・クロック位相差情
報受信回路（ＣＡＩ） 、１２・・・受信タイミングク
０７り抽出回路（ＲＣＲＧ）、１３・・・位相比較回路
（ＰＣＯＭＰ）、１４・・・受信タイミングクロック発
生回路（ＲＴＧ） 、１５・・・送信パンツアメモリ、
（ＳＢＭ） 、１６・・・位相差情報挿入回路（Ｃ＾Ｉ
Ｉ）、１７・・・送信タイミングクロック発生（ＳＴＧ
） 、１８・・・ディジタルフェーズロック発信回路（
ＤＰＬＬ）。 特許出願人 日本電気株式会社０、 代理人 弁理士 井 出 直 孝 ３２ 図
Ｗ）、３・・・データモジュール（ＤＭ） 、４・・・
ホストコンピュータ（ＨＯＳＴ） 、５・・・伝送線
路、６・・・時分割スイッチインタフェース（ＳＩＮＴ
Ｆ）、７・・・ラインインタフェース（ＬＩＮＴＰ）、
８・・・受信部、９・・・送信部、１０・・・受信パン
ツアメモリ（ＲＢＭ） 、１１・・・クロック位相差情
報受信回路（ＣＡＩ） 、１２・・・受信タイミングク
０７り抽出回路（ＲＣＲＧ）、１３・・・位相比較回路
（ＰＣＯＭＰ）、１４・・・受信タイミングクロック発
生回路（ＲＴＧ） 、１５・・・送信パンツアメモリ、
（ＳＢＭ） 、１６・・・位相差情報挿入回路（Ｃ＾Ｉ
Ｉ）、１７・・・送信タイミングクロック発生（ＳＴＧ
） 、１８・・・ディジタルフェーズロック発信回路（
ＤＰＬＬ）。 特許出願人 日本電気株式会社０、 代理人 弁理士 井 出 直 孝 ３２ 図
Claims (1)
- （１）受信タイミングクロックと交換機側のクロックの
位相差を検出し、この検出した位相差情報を送信側に伝
送する手段を含む受信部と、 送信されてきた前記位相差情報に基づき、送信クロック
を送受信間のクロック位相差が所定範囲内に入るように
調整する手段を含む送信部とを含むデータモジュールを 備えることを特徴とする時分割電子交換機のデータ交換
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60085898A JPS61244148A (ja) | 1985-04-22 | 1985-04-22 | 時分割電子交換機のデ−タ交換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60085898A JPS61244148A (ja) | 1985-04-22 | 1985-04-22 | 時分割電子交換機のデ−タ交換方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61244148A true JPS61244148A (ja) | 1986-10-30 |
Family
ID=13871686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60085898A Pending JPS61244148A (ja) | 1985-04-22 | 1985-04-22 | 時分割電子交換機のデ−タ交換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61244148A (ja) |
-
1985
- 1985-04-22 JP JP60085898A patent/JPS61244148A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58217B2 (ja) | デ−タ伝送方式 | |
| JPH0123970B2 (ja) | ||
| US6072370A (en) | Clock extraction circuit | |
| JPS61244148A (ja) | 時分割電子交換機のデ−タ交換方式 | |
| EP0448045B1 (en) | System for suppressing spread of error generated in differential coding | |
| JP4213868B2 (ja) | デジタル伝送方法 | |
| US4910755A (en) | Regenerator/synchronizer method and apparatus for missing-clock timing messages | |
| JP2007006060A (ja) | 集積回路、再生装置及び再生方法 | |
| JPH05143792A (ja) | 非接触形情報媒体に対するデータ伝送システム | |
| JP3983943B2 (ja) | 移動無線端末装置 | |
| JP2788499B2 (ja) | 非電話信号中継方法 | |
| JPS596642A (ja) | 移動通信衛星同期方式 | |
| JPH0297140A (ja) | 無線中継システムにおけるデータ再生方式 | |
| JP2578758B2 (ja) | Ｔｄｍａ無線通信方式の出力信号同期装置 | |
| JPS5923502B2 (ja) | ル−プ伝送システム | |
| JPS58150346A (ja) | デ−タ伝送装置 | |
| JPH05204850A (ja) | バス用通信情報同期化装置及び方法及びバス型接続方式 | |
| JPH03258132A (ja) | 通信端末装置 | |
| JPH1198200A (ja) | 調歩同期式シリアルデータ送受信方法と送信装置，受信装置および送受信装置 | |
| JPH07231316A (ja) | 双方向通信装置 | |
| JPS596647A (ja) | シリアルデ−タ伝送同期方式 | |
| JP2778378B2 (ja) | 通信システム | |
| JPS5848925B2 (ja) | スロット・アクセス・デ−タ転送方式 | |
| JP2001086106A (ja) | データ伝送装置及び伝送システム | |
| JPS62279748A (ja) | ビツトバツフア回路 |