JPS61239756A - 試験機能付電話機 - Google Patents
試験機能付電話機Info
- Publication number
- JPS61239756A JPS61239756A JP5188685A JP5188685A JPS61239756A JP S61239756 A JPS61239756 A JP S61239756A JP 5188685 A JP5188685 A JP 5188685A JP 5188685 A JP5188685 A JP 5188685A JP S61239756 A JPS61239756 A JP S61239756A
- Authority
- JP
- Japan
- Prior art keywords
- test
- external terminal
- telephone
- interface circuit
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はインタフェース部、処理部、記憶部を具備する
電話機において、前記各部の試験を可能とする試験機能
付電話機に関する。
電話機において、前記各部の試験を可能とする試験機能
付電話機に関する。
例えばパーソナルコンピュータ等の外部端末装置の普及
に伴い、電話機に外部端末装置を接続し、例えば予め記
憶させた電話番号を自動的に電話回線に送出させる等、
電話機の利便性を向上する試みがなされつつある。
に伴い、電話機に外部端末装置を接続し、例えば予め記
憶させた電話番号を自動的に電話回線に送出させる等、
電話機の利便性を向上する試みがなされつつある。
この種の電話機は、外部端末装置との接続を可能とする
インタフェース部の他に、外部端末装置との間で送受信
されるデータを処理する為に、マイクロプロセッサ等の
処理部、或いはＩＣメモリ等の記憶部を内蔵することと
なる。
インタフェース部の他に、外部端末装置との間で送受信
されるデータを処理する為に、マイクロプロセッサ等の
処理部、或いはＩＣメモリ等の記憶部を内蔵することと
なる。
かかる各種高機能部を内蔵する電話機を常時正常に動作
させる為には、各高機能部の性能を容易に試験可能とす
る手段の実現が強く要望される。
させる為には、各高機能部の性能を容易に試験可能とす
る手段の実現が強く要望される。
従来、この種の高機能要素を内蔵する電話機の機能を試
験する為には、所定の外部端末装置を実際に接続し、各
種試験器酸いは測定器を接続して試験を行う以外に無か
った。
験する為には、所定の外部端末装置を実際に接続し、各
種試験器酸いは測定器を接続して試験を行う以外に無か
った。
かかる従来ある試験方法は、外部端末装置、試験器、或
いは測定器を準備する必要がある上、試験時間も掛り、
多数の電話機、或いは利用者の宅内に設置された電話機
に対して実行するには種々の困難があった。
いは測定器を準備する必要がある上、試験時間も掛り、
多数の電話機、或いは利用者の宅内に設置された電話機
に対して実行するには種々の困難があった。
本発明は下記の手段を講することにより、前記問題点を
解決する。
解決する。
即ち本発明においては、電話機のインタフェース部に接
続する試験用終端部を設ける。
続する試験用終端部を設ける。
また電話機の処理部を試験状態に設定する試験設定手段
を電話機に設ける。
を電話機に設ける。
更に試験状態に設定された処理部に、電話機内蔵のイン
タフェース部および記憶部の試験を実行させる試験実行
手段を電話機に設ける。
タフェース部および記憶部の試験を実行させる試験実行
手段を電話機に設ける。
即ち本発明によれば、電話機に試験用終端部を外部端末
装置の代わりに接続するのみで、電話機自身でインタフ
ェース部および記憶部の試験が可能となり、外部端末装
置、試験器或いは測定器等を準備する必要が無く、多数
の、或いは任意の場所に設置されている電話機を容易に
短時間で試験することが出来る。
装置の代わりに接続するのみで、電話機自身でインタフ
ェース部および記憶部の試験が可能となり、外部端末装
置、試験器或いは測定器等を準備する必要が無く、多数
の、或いは任意の場所に設置されている電話機を容易に
短時間で試験することが出来る。
以下、本発明の一実施例を図面により説明する。
第１図は本発明の一実施例による試験機能付電話機を示
す図であり、第２図は本発明の一実施例による試験用終
端部を示す図であり、第３図は第１図における試験実行
手順の一例を示す図である。
す図であり、第２図は本発明の一実施例による試験用終
端部を示す図であり、第３図は第１図における試験実行
手順の一例を示す図である。
第１図において、電話機１には、電話回線２を介して対
向電話機と通話を行う通話回路１１、電話回線２を経由
して接続される自動交換機に被呼電話機の電話番号を送
出するダイヤル送出回路１２、並びに発信、応答、或い
はフンキングの際電話回線２に対しループ回路を開閉す
る回線制御部１３等、通常の電話機が具備する各基本機
能部の他に、例えばパーソナルコンビエータ等の如き外
部端末装置３と接続する為のインタフェース回路１４、
外部端末装置３との間で送受信する例えば電話番号等の
データを処理するプロセッサ１５、プロセッサ１５が実
行する各種プログラムを記憶する続出専用メモリ （Ｒ
ＯＭ）１６、プロセッサ１５が処理する各種データを記
憶する書込読出メモリ（ＲＡＭ）１７等の高機能部が設
けられている。
向電話機と通話を行う通話回路１１、電話回線２を経由
して接続される自動交換機に被呼電話機の電話番号を送
出するダイヤル送出回路１２、並びに発信、応答、或い
はフンキングの際電話回線２に対しループ回路を開閉す
る回線制御部１３等、通常の電話機が具備する各基本機
能部の他に、例えばパーソナルコンビエータ等の如き外
部端末装置３と接続する為のインタフェース回路１４、
外部端末装置３との間で送受信する例えば電話番号等の
データを処理するプロセッサ１５、プロセッサ１５が実
行する各種プログラムを記憶する続出専用メモリ （Ｒ
ＯＭ）１６、プロセッサ１５が処理する各種データを記
憶する書込読出メモリ（ＲＡＭ）１７等の高機能部が設
けられている。
かかる電話機１が具備するインタフェース回路１４、読
出専用メモリ１６および書込読出メモリ１７を試験する
為に、インタフェース回路１４に接続する試験用終端部
として、試験用コネクタ４が準備されている。
出専用メモリ１６および書込読出メモリ１７を試験する
為に、インタフェース回路１４に接続する試験用終端部
として、試験用コネクタ４が準備されている。
またプロセッサ１５を試験状態に設定する試験設定手段
として、試験スイッチ１８が設けられている。
として、試験スイッチ１８が設けられている。
更に試験状態に設定されたプロセッサ１５に、電話機内
蔵のインタフェース回路１４、読出専用メモリ１６およ
び書込読出メモリ１７の試験を実行させる試験実行手段
として、試験実行手順１９が読出専用メモリ１６内に設
けられている。
蔵のインタフェース回路１４、読出専用メモリ１６およ
び書込読出メモリ１７の試験を実行させる試験実行手段
として、試験実行手順１９が読出専用メモリ１６内に設
けられている。
試験を実行するに先立ち、インタフェース回路１４に外
部端末装置３が接続されている場合には外し、代わりに
試験用コネクタ４を接続する。試験用コネクタ４内には
第２図に示す如く、インタフェース回路１４と外部端末
装置３との間で各種信号を授受する信号線５ＤＳＲＤ等
を折返し接続する折返線４１．４２および４３の他に、
試験結果を表示する発光ダイオード４４が、ダイオード
４５および抵抗４６と共に直列接続されている。
部端末装置３が接続されている場合には外し、代わりに
試験用コネクタ４を接続する。試験用コネクタ４内には
第２図に示す如く、インタフェース回路１４と外部端末
装置３との間で各種信号を授受する信号線５ＤＳＲＤ等
を折返し接続する折返線４１．４２および４３の他に、
試験結果を表示する発光ダイオード４４が、ダイオード
４５および抵抗４６と共に直列接続されている。
かかる状態で、電話機１の電源を一旦切断し、試験スイ
ッチ１８を操作した後、再び電源を投入する（第３図の
ステップＳ１）。
ッチ１８を操作した後、再び電源を投入する（第３図の
ステップＳ１）。
電源が投入されるとプロセッサ１５は、試験スイッチ１
８が操作されているか否かを検査しくステップＳ２）、
操作されていることを確認すると、読出専用メモリ１６
に記憶されている試験実行手順１９を順次抽出し、実行
する。
８が操作されているか否かを検査しくステップＳ２）、
操作されていることを確認すると、読出専用メモリ１６
に記憶されている試験実行手順１９を順次抽出し、実行
する。
プロセッサ１５は試験実行手順１９に基づき、先ず読出
専用メモリ１６の読出試験を行う（ステップＳ３）、該
続出試験は、例えば続出専用メモリ１６の各アドレスに
格納されているプログラム命令を順次読出して累算し、
累算結果を予め設けられている正解と照合する（ステッ
プＳ４）、照合の結果、一致すれば読出専用メモリ１６
の記憶内容は正常と判定して、次の試験手順に進み、不
一致であれば読出専用メモリ１６の記憶内容が異常と判
定し、インタフェース回路１４を経由して試験用コネク
タ４の発光ダイオード４４を連続点火させる（ステップ
Ｓ５）。
専用メモリ１６の読出試験を行う（ステップＳ３）、該
続出試験は、例えば続出専用メモリ１６の各アドレスに
格納されているプログラム命令を順次読出して累算し、
累算結果を予め設けられている正解と照合する（ステッ
プＳ４）、照合の結果、一致すれば読出専用メモリ１６
の記憶内容は正常と判定して、次の試験手順に進み、不
一致であれば読出専用メモリ１６の記憶内容が異常と判
定し、インタフェース回路１４を経由して試験用コネク
タ４の発光ダイオード４４を連続点火させる（ステップ
Ｓ５）。
読出専用メモリ１６の読出試験が正常に終了すると、プ
ロセッサ１５は試験実行手順１９に基づき、次に書込読
出メモリ１７の読出書込試験を行う（ステップＳ６）、
該続出書込試験は、例えば論理値０および１が交互に配
列された予め定められた試験データを書込読出メモリ１
７の各アドレスに書込んでは読出し、続出されたデータ
に誤りの有無を検査する（ステップＳ７）。検査の結果
誤りが無ければ、書込読出メモリ１７は正常と判定して
、次の試験手順に進み、誤りが検出されれば書込読出メ
モリ１７が異常と判定し、インタフェース回路１４を経
由し、て試験用コネクタ４の発； 光ダイオー
ド４４を１秒周期で点滅させる（ステップＳ８）。
ロセッサ１５は試験実行手順１９に基づき、次に書込読
出メモリ１７の読出書込試験を行う（ステップＳ６）、
該続出書込試験は、例えば論理値０および１が交互に配
列された予め定められた試験データを書込読出メモリ１
７の各アドレスに書込んでは読出し、続出されたデータ
に誤りの有無を検査する（ステップＳ７）。検査の結果
誤りが無ければ、書込読出メモリ１７は正常と判定して
、次の試験手順に進み、誤りが検出されれば書込読出メ
モリ１７が異常と判定し、インタフェース回路１４を経
由し、て試験用コネクタ４の発； 光ダイオー
ド４４を１秒周期で点滅させる（ステップＳ８）。
書込読出メモリ１７の書込読出試験が正常に終了すると
、プロセッサ１５は試験実行手順！９に基づき、次にイ
ンタフェース回路１４の試験を行う（ステップＳ９）、
インタフェース回路１４の試験は、例えば通常インタフ
ェース回路１４から外部端末装置３へ伝達する所定のデ
ータを前記各信号線に送出し、折返線４１乃至４３の何
れかを経由して折返し返送されるデータを送信データと
照合する（ステップ５ＩＯ）。照合の結果、一致してい
れば、インタフェース回路１４は正常と判定して再びス
テップＳ２以降の手順を繰返し、不一致であればインタ
フェース回路１４が異常と判定し、インタフェース回路
１４を経由して試験用コネクタ４の発光ダイオード４４
を１秒周期で点滅させる（ステップＳ８）。
、プロセッサ１５は試験実行手順！９に基づき、次にイ
ンタフェース回路１４の試験を行う（ステップＳ９）、
インタフェース回路１４の試験は、例えば通常インタフ
ェース回路１４から外部端末装置３へ伝達する所定のデ
ータを前記各信号線に送出し、折返線４１乃至４３の何
れかを経由して折返し返送されるデータを送信データと
照合する（ステップ５ＩＯ）。照合の結果、一致してい
れば、インタフェース回路１４は正常と判定して再びス
テップＳ２以降の手順を繰返し、不一致であればインタ
フェース回路１４が異常と判定し、インタフェース回路
１４を経由して試験用コネクタ４の発光ダイオード４４
を１秒周期で点滅させる（ステップＳ８）。
なお電話機１に電源が投入された時、試験スイッチ１８
が操作されていなければ（ステップＳ２）、プロセッサ
１５は平常の運用状態となる。
が操作されていなければ（ステップＳ２）、プロセッサ
１５は平常の運用状態となる。
以上の説明から明らかな如く、本実施例によれば、イン
タフェース回路１４に試験用コネクタ４を接続し、試験
スイッチ１８を操作した後電源を投入することにより、
インタフェース回路１４、続出専用メモリ１Ｇおよび書
込読出メモリ１７の試験が容易に実行可能となり、外部
端末装置３、試験器或いは測定器等を準備する必要が無
くなる。
タフェース回路１４に試験用コネクタ４を接続し、試験
スイッチ１８を操作した後電源を投入することにより、
インタフェース回路１４、続出専用メモリ１Ｇおよび書
込読出メモリ１７の試験が容易に実行可能となり、外部
端末装置３、試験器或いは測定器等を準備する必要が無
くなる。
なお、第１図乃至第３図はあく迄本発明の一実施例に過
ぎず、例えば試験実行手順は図示されるものに限定され
ることは無く、他に幾多の変形が考慮されるが、何れの
場合にも本発明の効果は変わらない。また外部端末装置
３とインタフェース回路１４との接続信号線の種別は図
示されるものに限定されることは無く、他に幾多の変形
が考慮されるが、何れの場合にも本発明の効果は変わら
ない。更に本発明の対象となる電話機は図示されるもの
に限定されぬことは言う迄も無い。
ぎず、例えば試験実行手順は図示されるものに限定され
ることは無く、他に幾多の変形が考慮されるが、何れの
場合にも本発明の効果は変わらない。また外部端末装置
３とインタフェース回路１４との接続信号線の種別は図
示されるものに限定されることは無く、他に幾多の変形
が考慮されるが、何れの場合にも本発明の効果は変わら
ない。更に本発明の対象となる電話機は図示されるもの
に限定されぬことは言う迄も無い。
以上、本発明によれば、前記電話機において、電話機に
試験用終端部を接続するのみで、電話機自身でインタフ
ェース部および記憶部の試験が可能となり、外部端末装
置、試験器或いは測定器等を準備する必要が無く、多数
の、或いは任意の場所に設置されている電話機を容易に
短時間で試験することが出来る。
試験用終端部を接続するのみで、電話機自身でインタフ
ェース部および記憶部の試験が可能となり、外部端末装
置、試験器或いは測定器等を準備する必要が無く、多数
の、或いは任意の場所に設置されている電話機を容易に
短時間で試験することが出来る。
第１図は本発明の一実施例による試験機能付電話機を示
す図、第２図は本発明の一実施例による試験用終端部を
示す図、第３図は第１図における試験実行手順の一例を
示す図である。 図において、ｌは電話機、２は電話回線、３は外部端末
装置、１１は通話回路、１２はダイヤル送出回路、１３
は回線制御部、１４はインタフェース回路、１５はプロ
セッサ、１Ｇは続出専用メモリ、１７は書込読出メモリ
、１８は試験スイッチ、１９は試験実行手順、４１乃至
４３は折返線、４４は発光ダイオード、４５はダイオー
ド、４６は抵抗、を示す。 第 ｆ５Ｊ 第 ２ｒｆＩ 第 ３ 図
す図、第２図は本発明の一実施例による試験用終端部を
示す図、第３図は第１図における試験実行手順の一例を
示す図である。 図において、ｌは電話機、２は電話回線、３は外部端末
装置、１１は通話回路、１２はダイヤル送出回路、１３
は回線制御部、１４はインタフェース回路、１５はプロ
セッサ、１Ｇは続出専用メモリ、１７は書込読出メモリ
、１８は試験スイッチ、１９は試験実行手順、４１乃至
４３は折返線、４４は発光ダイオード、４５はダイオー
ド、４６は抵抗、を示す。 第 ｆ５Ｊ 第 ２ｒｆＩ 第 ３ 図
Claims (1)
- 外部端末装置と接続用のインタフェース部と、該外部端
末装置との間で送受信するデータを処理する処理部およ
び記憶部とを具備する電話機において、前記インタフェ
ース部に接続する試験用終端部と、前記処理部を試験状
態に設定する試験設定手段と、該試験状態に設定された
処理部に前記インタフェース部および前記記憶部の試験
を実行させる試験実行手段とを設けることを特徴とする
試験機能付電話機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5188685A JPS61239756A (ja) | 1985-03-15 | 1985-03-15 | 試験機能付電話機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5188685A JPS61239756A (ja) | 1985-03-15 | 1985-03-15 | 試験機能付電話機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61239756A true JPS61239756A (ja) | 1986-10-25 |
Family
ID=12899363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5188685A Pending JPS61239756A (ja) | 1985-03-15 | 1985-03-15 | 試験機能付電話機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61239756A (ja) |
-
1985
- 1985-03-15 JP JP5188685A patent/JPS61239756A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5136590A (en) | Kernel testing interface and method for automating diagnostics of microprocessor-based systems | |
| US4192451A (en) | Digital diagnostic system employing signature analysis | |
| US4076970A (en) | Switching system having a central controller for accessing individual telephone circuits for testing | |
| JPS61188638A (ja) | 電子システムのテスト装置及び方法 | |
| US4852093A (en) | Method for simulating a fault in a logic circuit and a simulation model for the implementation of the method | |
| EP3961229B1 (en) | Electronic device and corresponding self-test method | |
| US4989207A (en) | Automatic verification of kernel circuitry based on analysis of memory accesses | |
| JPH0527319B2 (ja) | ||
| JPS61239756A (ja) | 試験機能付電話機 | |
| KR19980051705A (ko) | 전전자 교환기의 패킷보드 시험방법 | |
| JPS5810853A (ja) | 集積回路 | |
| US6282676B1 (en) | Method and apparatus for testing and debugging integrated circuit devices | |
| JP2001235499A (ja) | 多芯ケーブルの導通試験方法及びこの導通試験方法に用いる導通試験器 | |
| KR0156061B1 (ko) | 마이크로프로세서보드의 검사장치 | |
| JPH0863370A (ja) | 実行アドレス検出機能付きｉｃソケット | |
| JP3428235B2 (ja) | 自己監視装置並びに自己監視方法 | |
| JPS61150429A (ja) | デ−タ収集処理装置 | |
| JPH05244230A (ja) | データ伝送試験装置 | |
| JPH02103640A (ja) | Ｃｐｕを有する装置の試験システム | |
| CN117667554A (zh) | 一种通信模组同一物理串口智能切换的方法及系统 | |
| JPH0326459Y2 (ja) | ||
| JPS6077558A (ja) | 自動車電話機の故障検出方法 | |
| JPS63295979A (ja) | 電子回路パッケ−ジ自己診断装置 | |
| JPS58223765A (ja) | 補助継電器盤自動試験装置 | |
| JPS61282940A (ja) | イベントテ−ブルを用いた制御プログラム検査方式 |