JPS61237012A - 容量式変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く産業上の利用分野〉 本発明は、圧力・張力等の物理量の変化に基づく物理的
変位を静電容量を介して電気信号に変換する容量式変換
装置１■、特にケースとの間に生ずる分布容量の影響を
排除した容量式変換装置く関する。

〈従来技術〉 かかる容量式変換装置は、各種プロセスの圧力などを静
電容量の変化として検出し、電気信号に変換の上、遠方
の受信部などへ伝送する場合などに用いられている。

この種の容量式変換装置の従来技術として特開昭５７−
２６７１１号がある。第３図はこの従来技術の１例を示
したものである。

ＦＩＴ　Ｑ１〜Ｑ４で構成された０ＭＯ８形のインバー
タＧｌ。

Ｇ２が互に縦続接続されると共にインバータＧ２の出力
端とインバー　タＧｌの入力端との間へ静電容量Ｃ１を
有する単一容量形のセンサＣＳが直列に挿入されている
。インバータＧｌの入力端に接続された静電容量Ｃ１の
一層と共通電位点ＣＯＭとの闇には分布容量Ｃｓｌが存
在する。静電容量Ｃ１の他端と共通電位点ＣＯＭとの間
にも分布容量が存在するがインバータＧ２の出力インピ
ーダンスが小さいため無視しである。インバータＧ１の
入出力間には定値電流制限回路ＣＣが接続され、静電容
量ＣＩの電荷の放電回路を形成している。各インバータ
Ｇ１．Ｇ２ＩＣは電源電圧＋Ｅが印加されている◎ 次ｋ、以上の如く構成された回路の動作につき第４図に
示す波形図を参照して説明する。インバータＧ２の出力
電圧が第４図囚に示す様に１ＨＩレベル（高レベル）ｋ
なると、その立上シにより靜電容量Ｃ１と分布容量Ｃｓ
１との直列回路が急速忙充電嘔れ、分布容量Ｃｓｌの端
子電圧が急激に一定電圧に達することにより第４図俤）
に示すとおシインパータＧ１の入力端の電圧はほぼ垂直
に立上る。このとき、インバータＧｌの出力は第４図（
Ｃ）　Ｋ示す通シ１Ｌ１（低レベル）忙なるが、インバ
ータＧ１の入出力端間に定値電流制限回路ＣＣが接続さ
れているため、分布容量Ｃｓ１の充電電荷は定値電流制
限回路ＣＣおよびインバータＧｌの出力インピーダンス
を介して直ちに放電を開始しても、この放電電流が定値
電流制限回路ＣＣによ）一定の電流値１１に規制される
こと忙よシ、直線的に出力電圧（第４図（Ｂ））が低下
する。

出力電圧がインバータＧ１の出力が反転するスレシホー
ルドレペルｖＴＨｔで低下すると、インバータＧ１の出
力電圧が１Ｈ１へ転じ（第４図Ｃ））、これによってイ
ンバータＧ２の出力電圧は＠ｔ＠Ｊｔｃなる（第４図１
ＡＩ）ため、分布容量ＣＳｌの残留電荷が静電容量Ｃ１
を介して急速に放電し、インバータＧｌの入力端の電圧
が垂直に低下（第４図（Ｂ）　）　した後、その出力の
１ＤＩによル定値電流制限回路ＣＣを経る一定の電流ｉ
１により分布容量Ｃｓｌが充電され、インバータＧ１の
入力端の電圧が直線的に上昇する（第４図０））。

インバータＧ１の入力端の電圧がスレシホールドレベル
ｖＴＨＶＣ達すると、インバータＧｌの出力電圧がｌＬ
ゝへ転じ、これによってインバータＧ２の出力電圧は＠
Ｈ＠　ｌｃなるため、再びインバータＧ２からの充電が
行なわれ、以上の動作を反復する。

ここで、スレシホールドレベルｖＴＨを基準とした分布
容量Ｃｓｌの端子電圧変化ｅ１は充電時に静電容量Ｃ１
と分布容量Ｃｓｌとのインピーダンス比によってインバ
ータＧ２の出力電圧Ｅを分圧したものとなるため、次式
によって示される。

また、端子電圧変化ｅ１がスレシホールドレベルを考慮
して、 ’ｌ’ｌ　＝ｅｌ　（ｃｌ”　Ｃ８１）　　　　　　　
　　　　　（２）となる。（１）、　（２）式から を得る。

なお、充放電が反復される中に、分布容量Ｃｓ１には、
スレシュホールドレベルＶＴＨに応じた電荷が基準電位
として定められ、これを中心として充放電が行なわれる
ため、充電側の端子電圧変化ｅ１と放電側の端子電圧変
化ｅ２とは等しくなシ、この端子電圧変化０２分の充電
を定値電流制限回路ＣＣによる一定値の電流１１により
て行なうことにより、充電所要時間ｔ２もｔｌと等しく
なって次式が成立する。

ｔｌ　＝　ｔ２　　　　　　　　　　　　　　　　　　
　　　（４）この場合１発蚤周波数ｆは、 となシ、分布容量Ｃｓｌの影響が排除される。

〈発明が解決しようとする問題点〉 しかしながら、この様な従来の容量式変換装置は、定値
電流制限回路ＣＣの定電流特性に依存して決定されるた
め定値電流制限回路ＣＣの特性の劣化が生じると誤差に
なる欠点を有している。このため安定性の高い部品を必
要とし、しかも高速応答が要求される。

く問題点を解決するための手段〉 この発明は、以上の問題点を解決するため、各一端が共
通接続され検出すべき物理量の変化に応じて一方が変化
する１対の静電容量と、共通接続された点がその入力端
へ接続された増幅手段と、この増幅手段の出力端と入力
端との間に負帰還接続された負帰還手段と、出力端の出
力変化の数を計数するカウント手段と、このカウント手
段の任意ビットの出力レベルに応じて増幅手段の出力変
化を１対の静電容量の各他端へ選択的に接続して正帰還
ループを形成する選択手段と、出力端と１対の静電容量
の各他端との間に挿入され１対の静電容量へのチャージ
量を設定する一対のチャージャと、カウント手段の出力
を積分する積分手段と、この積分手段の出力によりチャ
ージャの一方のチャージ量を修正する帰還手段とを具備
するように構成したものである。

〈実施例〉 以下、本発明の実施例について図面に基づき説明する。

第１図は本発明の一実施例を示す回路図である。

インバータＧ１の入力端は、物理量により変化を受ける
静電容量Ｃ１と基単の静電容量ｃ２の各−趨が接続され
ている。インバータＧ１の人出方趨の間には抵抗Ｒ１が
接続されディスチャージャを形成してイル。インバータ
Ｇｌの出方端は任意ピッ）ｎの出力を有するカウンタＣ
Ｔの入力端ＣＬと接続されている。

更に、インバータＧｌの出方端は、ＰチャネルのＦＥＴ
　Ｑ５とＮチャネルのＦＥＴ　Ｑ１５で構成されたスイ
ッチＳｌと、ＮチャネルのＦＥＴ　Ｑ７とＰチャネルの
ＦＥＴｑ８で構成されたスイッチＳ２と接続されている
。

ＦＥＴ　Ｑ５．Ｑ７はカウンタＣＴのｎビットの出力端
Ｑｎの電圧で、ＦＥＴ　Ｑ６．　ＱＢはカウンタＣＴの
ｎビットの反転出力ｊ！ＩＱ；の電圧でそれぞれ制御さ
れる。

静電容量Ｃ１の他端とスイッチ８１の間にはＰチャネル
のＦＥＴ　ＱｇとＮチャネルのＦＩＴ　ＱＩＱで構成さ
れたインバータＧ３が接続されチャージャを形成してい
る。また静電容量Ｃ２の他端とスイッチｓ２との間にも
ＰチャネルのＦＥＴＱＩＩとＮチャネルのＦＥｉＴ　Ｑ
１２で構成されたインバータＧ４を形成している。

Ｑ１０は積分器であル、電源の電圧Ｅの１７２の比較電
圧がその非反転入力端（ト）に印加され、カウンタＣＴ
の出力の平均電圧が反転入力端（−）に印加され、積分
器Ｑ１３の出方端の電圧’Ｖ□は分圧器Ｒ２で分圧され
て演算器Ｑ１４の反転入力端（−〕に印加され、一方そ
の非反転入力端←）には電圧Ｅを分圧器Ｒ３で分圧した
電圧が印加されている。分圧器Ｒ２でスパンを設定し分
圧器Ｒ３でゼロ点を設定する。

演算器Ｑ１４の出力端はＦＩＴ　Ｑ９に接続され、ＦＩ
ＴＱＩＯの一熾は共通電位点ＣＯＭに接続されている。

一方、ＦＥＴＱＩＩには電圧Ｅが、ＦＥＴＱ１２は共通
電位点ＣＯＭの電位がそれぞれ印加されている。

次に１以上の如く構成された回路の動作につき第２図に
示す波形図を参照して説明する。

先ず、カウンタＣＴの出方端Ｑｎの電圧レベルが１ｉｉ
＃　（第２図げ）　（Ｃ））で反転出力端この電圧レベ
ルが＠Ｌｌ　（第２図（ロ）（ｄ））のときは、スイッ
チＳ１がオフでスイッチＳ２がオン状態となる。この状
態では、インバータＧｌは抵抗Ｒ１による負帰還とスイ
ッチＳ２、インバータＧ４および静電容量Ｃ２による正
帰還とＫよシ発振する。インパニタＧ１の出力が１ＨＩ
レベルになると（第２図（イ）（ｂ））インバータＧ４
の出力は１Ｌ″レベル（第２図Ｈ）（ｆ））になり、抵
抗Ｒ１を介して静電容量Ｃ２の電荷を逆方向に放電し、
インバータＧｌの入力端の電圧を除々に増加させ（第２
図（イ）（ａ）　）る。インバータＧ１の入力端の電圧
がそのスレシホールド電圧に達すると、その出力端の電
圧（第２図ｆ（＞　（ｂ）　’）が急速に１Ｌルベルに
なると共にインバータ０４の出力が１Ｈルベルになり、
静電容量Ｃ２を充電してインバータＧｌの入力端の電圧
が急激に立上る（第２図Ｈ）（ａ））。この後、静電容
量Ｃ２の電荷を抵抗Ｒ１により放電し、インバータＧ１
のスレシホールド電圧に達した時点でその出力を１Ｈ１
として、以後この動作を繰シ返す。

この発振に伴うインバータＧｌの出力変化はカウンタＣ
ＴＫよシ計数され、所定の計数を終るとカウンタＣ丁の
出力が反転してスイッチＳ２がオフでスイッチ８１がオ
ン状態になる。

この状態では、静電容量ｃ２側と同じ動作が繰り返され
、所定のインバータＧｌの出力変化を計数して再び静電
容量Ｃ２側に切換わる。

以後、出力端Ｑｎ、Ｑｎのレベルの反転に伴う発振経路
の選択が繰シ返され、全体として第２図Ｈ）Ｋ示す波形
となる。

第２図Ｈ）Ｋ示す様にカウンタＣＴの出力！＠Ｑｎの―
Ｈルベルの期間か−Ｌルベルの期間に比べて長い場合に
は、その平均の出力電圧はＶ２に比べて大きくなるので
、積分器Ｑ１３の出方電圧ＶＯは下降しインバータＧ３
への設定電圧ＶＯが上昇する・その結果、第２図ヒ）に
示す状態から第２図（ロ）Ｋ示す状態に移行し、カウン
タＣＴｏ＠Ｈ’レベルの期間と１Ｌ＠レベルの期間とが
等しくなる様に積分器Ｑ１３の出方電圧ｖｏが決定され
る。

この状態では、抵抗ＲＩＫ流れる放電電流ｉ２の平均値
１２は出力端Ｑｎが’Ｈ’　、　　’Ｌ”の各期間で同
値となシ、静電容量Ｃ１，０２への充電電圧ＩＣＩ、１
２も同じ値（第２図（ロ）（ｅ）　（ｆ）　）となる。

カウンタＣＴの出力端Ｑｎの”Ｈ’、’Ｌ・の各レベル
に対応するインバータＧ’ｌの入力趨での電圧変化ｅ　
２．　ｅ　ｌは次式で与えられる◎また、対応する放電
時間ｔ２．　ｔｌはで与えられる。

放電時間ｔｌ、　ｔ２とも等しいことからｔｌ＝ｔ２　
　　　　　　　　　　　　　　（１を得る。ここで、分
圧器Ｒ３でのゼロ設定電圧をゼロとすれＩｄ　Ｖ□　＝
　Ｖ□　’となるので、１１　＝　ｖｏ、　１２　＝Ｅ
を（６）、　（７３式へ代入して、 ＣＩＶＯ＝Ｃ２Ｅ　　　　　　　　　　　　ａｌを得る
。Ｃ２ｍを定数にで置き換えると、となシ、分布容量Ｃ
ｓｌの影響を受りず、静電容量Ｃ１に反比例する出力を
得ることができる。

また、静電容量Ｃ１とＣ２とを入れ変えると、同様な手
順により Ｖ６＝に’Ｃ２、（ＩＩ となシ、静電容量Ｃ２に比例した出力も得ることができ
る。

〈発明の効果〉 第３図に示す従来の技術では、定値電流制限回路を用い
ることにより、波形を第２図←）に示す様に容量差に関
連して変化させた１１の状態で回路を平衡させるため、
定値電流制限囲障の電流１２を一定にすることが条件で
あった。

これに対して、本発明は実施例と共に具体的に説明した
様に一対のインバータで静電容量の変化に対して充電電
圧を変更し、容量差にかかわらず同一の充電量と同一の
放電量で発振させ、同一の各部波形を現出させ、基亀と
なる静電容量と電源の電圧のみに関連する出方電圧を得
るようにしたので、特殊な定値電流即１限回路を用いる
必要もなく、安定性の邊れ九しかも部品の特性め影響を
受　　　　。

け難い容量式変換装置とすることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は第１
図に示す回路の各部の波形を示す波形図、第３図は従来
・の容量式変換装置を示す回路図、第４図は第３図に示
す回路の各部の波形を示す波形図であるＯ Ｃ１，Ｃ２・・・静電容量、Ｇ１〜Ｇ４・・・インバー
タ、ＣＴ・・・カウンタ、８１．８２・・・スイッチ、
Ｃ１３・・・積分器、Ｃ１４・・・演算器、Ｃｓｌ・・
・分布容量。 第２図 （イ） （ｂ）Ｇ１エカ （ｆ　）　Ｅ２　　　　　　　＝ （ロ） −一−Ｅ２ 第３図

Claims (1)

【特許請求の範囲】
1. 各一端が共通接続され検出すべき物理量の変化に応じて
   一方が変化する１対の静電容量と、前記共通接続された
   点がその入力端へ接続された増幅手段と、前記増幅手段
   の出力端と入力端との間に負帰還接続された負帰還手段
   と、前記出力端の出力変化の数を計数するカウント手段
   と、前記カウント手段の任意ビットの出力レベルに応じ
   て前記増幅手段の出力変化を前記１対の静電容量の各他
   端へ選択的に接続して正帰還ループを形成する選択手段
   と、前記出力端と前記１対の静電容量の各他端との間に
   挿入され前記１対の静電容量へのチャージ量を設定する
   一対のチャージャと、前記カウント手段の出力を積分す
   る積分手段と、前記積分手段の出力により前記チャージ
   ャの一方のチャージ量を修正する帰還手段とを具備する
   ことを特徴とする容量式変換装置。