JPH0374324B2 - - Google Patents

Info

Publication number
JPH0374324B2
JPH0374324B2 JP58072489A JP7248983A JPH0374324B2 JP H0374324 B2 JPH0374324 B2 JP H0374324B2 JP 58072489 A JP58072489 A JP 58072489A JP 7248983 A JP7248983 A JP 7248983A JP H0374324 B2 JPH0374324 B2 JP H0374324B2
Authority
JP
Japan
Prior art keywords
capacitance
pulse
output
signal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58072489A
Other languages
English (en)
Other versions
JPS59197818A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP58072489A priority Critical patent/JPS59197818A/ja
Publication of JPS59197818A publication Critical patent/JPS59197818A/ja
Publication of JPH0374324B2 publication Critical patent/JPH0374324B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
    • G01D5/14—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage
    • G01D5/24—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage by varying capacitance

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)

Description

【発明の詳細な説明】 ａ 産業上の利用分野 この発明は、圧力、力などの物理量に応じてイ
ンピーダンスが変化する可変インピーダンス素子
を持つ検出部のインピーダンス変化をオンオフデ
ユーテイサイクル信号として検出し、これを４〜
20mAの電流信号等に変換して出力する物理量変
換装置に関し、特にその検出部の温度変動による
温度誤差を補償しようとするものである。
ｂ 従来例 従来、物理量に応じて二つの容量素子の静電容
量が差動的に変化し、これら容量素子の容量の大
きさに関連したオンオフデユーテイ比のパルス信
号を発生する差動容量式変換器として、例えば特
開昭57−14714号公報に示すようなものが知られ
ている。第１図はこのような物理量変換装置を示
し、は差動容量式の検出部、は検出回路、
は検出回路からのパルス信号を装置出力として
の電流信号に変換する変換回路である。
検出部において、C1，C2は固定電極SP1，
SP2間において、移動電極MPが入力物理量に応
じて変位し、これによつて容量が差動的に変換す
る第１、第２の静電容量である。
検出回路において、G1，G2は、第１、第２
の静電容量へ反転出力が各々接続されているナン
ドゲート、G3はナンドゲートG1，G2の出力が
夫々第１、第２の入力端に接続されているナンド
ゲート、CC1はナンドゲートG3の出力端と第１、
第２の静電容量C1，C2の移動電極MPに接続され
た定値電流制限回路、COMは移動電極MPに一
方の入力端が接続され、他方の入力端に基準電圧
が与えられた比較器、C3は第１、第２の静電容
量C1，C2とアース間に直列に接続された容量で、
比較器COMへの信号のレベル調整用の容量であ
る。CTはカウンタ、G4は比較器COMからのパ
ルス信号をナンドゲートG1，G2の一方の入力端
に与えるインバータ、G5はカウンタCTからのパ
ルス信号を反転し、ナンドゲートG2の他方の入
力端に与えるインバータである。尚、ナンドゲー
トG1にはカウンタCTの出力パルスが直接与えら
れている。
このように構成された検出回路は次のように
動作する。先ず、スタート時、カウンタCTの出
力が“Ｈ”、比較器COMの出力が“Ｈ”であつた
とする。カウンタCTの出力が“Ｈ”の期間、後
述するように第２の静電容量C2は“Ｈ”側に接
続されつぱなしとなり、“Ｈ”側にホールドされ
た測定に影響を与えない。反対にカウンタCTの
出力が“Ｌ”の期間、第１の静電容量C1は“Ｈ”
側に接続されつぱなしとなり、“Ｈ”側にホール
ドされ測定に影響を与えない。
スタート時において、ナンドゲートG1のカウ
ンタCT側の入力には“Ｈ”が加えられ、他方の
入力にはインバータG4を介し比較器COMの
“Ｈ”出力を反転した“Ｌ”出力が加えられるた
め、ナンドゲートG1の出力は“Ｈ”となる。
また、ナンドゲートG2のカウンタCT側の入力
には、インバータG5を介してカウンタCTの
“Ｈ”出力を反転させた“Ｌ”出力が加えられ、
他方の入力にはインバータG4から“Ｌ”出力が
加えられるため、ナンドゲートG2の出力は“Ｈ”
となる。
尚、ゲートG1，G2等にCMOS形を用いた場合、
電源電圧とほぼ等しい波高値の出力を得ることが
出来る。
ナンドゲートG1，G2の出力が共に“Ｈ”の場
合、第１、第２の静電容量C1，C2に“Ｈ”電圧
が直接接続された形となるが、第１の静電容量
C2はカウンタCTの出力が反転するまで“Ｈ”側
のホールドされ測定に影響を与えない。このよう
な接続の結果、静電容量C1と容量C3との直列回
路が急速に充電され、接続点Ｐの電圧は“Ｈ”電
圧をこれら容量で分割した電圧に急速に達する。
このとき、ナンドゲートG3の出力は、入力で
あるナンドゲートG1，G2の出力が共に“Ｈ”で
あるから、“Ｌ”となる。この結果、定値電流制
限回路CC1のＰ点と反対側の端部には“Ｌ”が接
続され、容量C1，C3の充電電荷は定値電流制限
回路CC1を介して放電され接続点Ｐの電圧は低下
する。
このときの放電電流は定値電流制限回路CCに
よつて一定に規制されるため、接続点Ｐの電圧は
比較器COMの基準電圧迄直線的に低下する。基
準電圧に達する迄の時間はＰ点に接続される容量
値に比例する。
接続点Ｐの電圧が比較器COMの基準電圧以下
迄低下すると、比較器COMの出力は反転し、
“Ｈ”状態から“Ｌ”に変わる。このとき、カウ
ンタCTの出力状態が“Ｈ”のままだとすると
（比較器COMからのパルスを一定数まで未だカウ
ントしていない状態）、ナンドゲートG1の一方の
入力には、カウンタCTからの“Ｈ”出力が加え
られ、他方の入力には、比較器COMの“Ｌ”出
力をインバータG4で反転させた“Ｈ”出力が加
えられるため、ナンドゲートG1の出力は“Ｌ”
となる。
一方、ナンドゲートG2は、その一方の入力に
カウンタCTからの“Ｈ”出力をインバータG5で
反転させた“Ｌ”出力が加えられ、他方の入力に
はインバータG4からの“Ｈ”出力が加えられる
ためナンドゲートG2の出力は引き続き“Ｈ”の
ままである。
このように、この状態では第２の静電容量C2
は“Ｈ”に接続されつぱなしとなり測定に影響を
与えない。一方、第１の静電容量C1は“Ｌ”に
直接接続された形となるため、充電電荷は急速に
放電され、第１の静電容量C1と容量C3との接続
点Ｐの電圧は“Ｌ”電圧をこれら容量で分圧した
電圧迄急速に下がる。
このとき、ナンドゲートG3の出力は、一方の
入力であるナンドゲートG1の出力が“Ｌ”、他方
の入力であるナンドゲートG2の出力は“Ｈ”で
あるため、“Ｈ”となる。この結果、定値電流制
限回路CC1の、接続点Ｐ側と反対の接続端は
“Ｈ”側に引つ張られるため、第１の静電容量C1
は、定値電流制限回路CC1を介し、一定電流で充
電され、接続点Ｐの電圧は比較器COMの基準電
圧まで直線的に上昇する。
基準電圧に達するまでの時間はＰ点に接続され
る容量値に比例する。接続点Ｐの電圧が比較器
COMの基準電圧以上になると、比較器COMの出
力は反転し、“Ｌ”から“Ｈ”に変わる。
このようにして、第１の静電容量C1について
充、放電が繰り返され、比較器COMより、周期
が第１の静電容量C1に関連したパルス信号が発
生し、カウンタCTに加えられる。カウンタCTは
比較器COMからのパルスを一定数カウントする
と“Ｈ”から“Ｌ”に出力が反転する。
カウンタCTの出力が“Ｌ”の期間、第１の静
電容量C1は“Ｈ”側に接続されつぱなしとなり、
“Ｈ”側にホールドされ測定に影響を与えない。
即ち、スタート時において、カウンタCTの出力
が“Ｈ”から“Ｌ”に変わつたとき、比較器
COMの出力が“Ｈ”であつたする。ナンドゲー
トG1のカウンタCT側の入力には“Ｌ”が加えら
れ、他方の入力にはインバータG4を介し比較器
COMの“Ｈ”出力を反転した“Ｌ”出力が加え
られているため、ナンドゲートG1の出力は“Ｈ”
となる。
また、ナンドゲートG2のカウンタCT側の入力
には、インバータG5を介してカウンタCTの
“Ｌ”出力を反転させた“Ｈ”出力が加えられ、
他方の入力にはインバータG4から“Ｌ”出力が
加えられるため、ナンドゲートG2の出力は“Ｈ”
となる。
ナンドゲートG1，G2の出力が共に“Ｈ”の場
合、第１、第２の静電容量C1，C2に“Ｈ”が直
接接続された形となるが、第１の静電容量C1は
カウンタCTの出力が反転するまで“Ｈ”側にホ
ールドされつぱなしとなり測定に影響を与えな
い。このような接続の結果、第２の静電容量C2
と容量C3との接続点Ｐの電圧は“Ｈ”電圧をこ
れら容量で分圧した電圧に急速に達する。
このとき、ナンドゲートG3の出力は、入力で
あるナンドゲートG1，G2の出力が共に“Ｈ”で
あるから“Ｌ”となる。この結果、定値電流制限
回路CC1のＰ点と反対側の端部には“Ｌ”が接続
され、静電容量C2、容量C3の充電電荷は定値電
流制限回路CC1を介して一定電流で放電され接続
点Ｐの電圧は直接的に低下する。
接続点Ｐの電圧が比較器COMの基準電圧迄低
下すると、比較器COMの出力は反転し、“Ｈ”状
態から“Ｌ”状態に変わる。尚、接続点Ｐの電圧
が前記基準電圧まで達する時間はＰ点に接続され
る容量値に比例する。このとき、カウンタCTの
出力状態が“Ｌ”のままだとすると（比較器
COMからのパルスを一定数まで未だカウントし
ていない状態）、ナンドゲートG1の一方の入力に
は、カウンタCTからの“Ｌ”出力が加えられ、
他方の入力には、比較器COMの“Ｌ”出力をイ
ンバータG4で反転させた“Ｈ”出力が加えられ
るため、ナンドゲートG1の出力は引き続き“Ｈ”
のままである。
一方、ナンドゲートG2は、その一方の入力に
カウンタCTからの“Ｌ”出力をインバータG5で
反転させた“Ｈ”出力が加えられ、他方の入力に
はインバータG4から“Ｈ”出力が加えられるた
めナンドゲートG2の出力は“Ｌ”となる。
このように、この状態では第１の静電容量C1
は“Ｈ”に接続されつぱなしとなり、静電容量
C1は測定に関与しない。一方、第２の静電容量
C2は“Ｌ”に直接接続された形となるため、充
電電荷は急速に放電され、第２の静電容量C2と
容量C3との接続点Ｐの電圧は“Ｌ”電圧をこれ
ら容量で分圧した電圧まで急速に下がる。
このとき、ナンドゲートG3の出力は、一方の
入力であるナンドゲートG1の出力が“Ｈ”、他方
の入力であるナンドゲートG2が“Ｌ”であるた
め、“Ｈ”となる。この結果、定値電流制限回路
CC1の、接続点Ｐ側と反対側の接続端は“Ｌ”側
に引つ張られるため、第２の静電容量C2は、定
値電流制限回路CC1を介し、一定電流で充電さ
れ、接続点Ｐの電圧は比較器COMの基準電圧ま
で直線的に上昇する。前記基準電圧に達するまで
の時間はＰ点に接続される容量に比例する。接続
点Ｐの電圧が比較器COMの基準電圧以上になる
と、比較器COMの出力は反転し、“Ｌ”から
“Ｈ”に変わる。
このようにして、第２の静電容量C2について
充、放電が繰り返され、比較器COMより、周期
が第２の静電容量C2に関連したパルス信号が発
生し、カウンタCTに加えられる。カウンタCTは
比較器COMからのパルスを一定数カウントする
と“Ｌ”から“Ｈ”に出力が反転する。
このような動作の繰り返しにより、カウンタ
CTの出力が“Ｈ”の期間は静電容量C1について
の充、放電が行われる期間で、静電容量C1に関
連しており、カウンタCTの出力が“Ｌ”の期間
は静電容量C2についての充、放電が行われる期
間で、静電容量C2に関連している。このため、
カウンタCTの出力にオンオフデユーテイ比が
C1／（C1＋C2）の主信号パルスを得ることがで
きる。
次に変換回路において、FL1は抵抗R1と容量
C4からなるフイルタ回路で、この回路で得られ
た電圧は、抵抗R2を通じ、演算増幅器A1の非反
転入力端に供給される。また、この非反転入力端
には定電圧源Vzとアース間に接続された可変抵
抗VR1の可動子が抵抗R3を通じ接続されている。
即ち、演算増幅器A1の非反転入力端には信号電
圧にゼロバイアス用の電圧が加算された電圧Viが
加えられている。演算増幅器A1の反転入力端は、
この増幅器の出力端とバツフア増幅器A2の出力
端との間に接続された可変抵抗VR2の可動子に接
続されている。
バツフア増幅器A2の非反転入力端は定電圧源
Vzを抵抗R4，R5で分圧した電圧が与えられてい
る。
バツフア増幅器A2の反転入力端は出力側に直
接接続され、この出力端は可変抵抗VR2と抵抗
R6との接続点に接続されている。抵抗R6は更に
抵抗R7を介し接地されている。A3は非反転入力
端に抵抗R8を介し、演算増幅器A1の出力V01が得
られた演算増幅器で、この非反転入力端は抵抗
R9を経て定電圧源Vzへ接続されると共に、抵抗
R10を介し２線式の負側端子T2に接続されてい
る。演算増幅器A3の反転側入力端にはバツフア
増幅器A2よりの一定電圧を抵抗R6とR7で分圧し
た電圧が与えられている。
CC2は一端が２線式の正側端子T1に接続された
定電流回路、Trは、演算増幅器A3の出力がベー
スに与えられ、コレクタが正側端子T1に接続さ
れ、エミツタが帰還抵抗Rfに接続された出力ト
ランジスタである。
このように構成された変換回路は次のように
動作する。前段の検出回路より、オンオフデユ
ーテイ比C1／（C1＋C2）で、波高値が電源電圧
VZに等しい主信号パルスが与えられると、フイ
ルタ回路FL1には、 VFL1＝C1／C1＋C2・Vz ……(1) なる信号電圧が得られる。C1，C2は以下のよう
に表わせるから、 C1＝C0ε／１−K1ΔP ……(2) C2＝C0ε／１＋K1ΔP ……(3) （但し、ε：電極間の媒体の誘電率、ΔP：入
力物理量、C0：ΔP＝０のときの初期容量、K1：
定数）(1)式は以下のように書き換えることができ
る。
VFL1＝１＋K1ΔP／２・VZ ……(4) 抵抗R2，R3の抵抗値が夫々等しい場合、演算
増幅器A1の非反転入力端には以下の電圧V1が与
えられる。
Vi＝Vz／２（１＋K1ΔP／２＋α） ……(5) （但し、α：可変抵抗VR1の抵抗分割比） 一方、(7)式の演算増幅器A1の出力電圧V01を導
くため、先ず、負帰還作用によりこの増幅器の二
入力が平衡する条件より以下の式を求める。即
ち、演算増幅器A1の反転側入力電圧は、接地電
位を基準にして、バツフア増幅器A2の出力電圧
｛R5／（R4＋R5）｝※VZに 可変抵抗VR2の両端に発生する電圧を分圧し
た電圧を加え合わせた電圧で、この電圧が非反転
入力電圧Viと平衡する。この条件より、 Vi＝（V01−R5／R4＋R5・Vz） β＋R5／R4＋R5・Vz ……(6) なる関係が成り立ち、この増幅器の出力電圧V01
は以下のように表わすことができる。
V01＝１／βVi＋（１−１／β）R5／R4＋R5・Vz……(
7) （但し、β：可変抵抗VR2の抵抗分割比） 演算増幅器A3の反転入力端に与えられる一定
電圧VSは以下のように表わすことができる。
Vs＝R5／R4＋R5・R7／R6＋R7・Vz ……(8) また、演算増幅器A3の非反転入力端側を通つ
て２線式の負側端子T1へ流れる電流について以
下のような関係が成り立つ。
Vz−Vs／R9＋V01−Vs／R8＝Vs＋Ef／R10 ……(9) （但し、Ef＝I0Rf：抵抗Rfに発生する電圧） 抵抗R8＝R10とし、式(6)，(7)，(8)を式(9)に代入
し出力電流I0について整理すると、以下の式が得
られる。
I0＝VZ／Rf（R8／R9＋R5／R4＋R5−2R9＋R8／R9 ・R5／R4＋R5・R7／R6＋R7）＋Vz／Rfβ （１＋K1ΔP／４＋α／２−R5／R4＋R5）……(10
) 上記(10)式から明らかなように、出力電流I0は入
力物理量ΔPと比例関係にあり、例えば４〜
20mAの電流信号として２線伝送送路を介し伝送
される。
上記した従来装置において、温度変化に基づく
出力変動は以下の２つの原因によるものと考えら
れる。
静電容量C1，C2そのものが温度によつて
変化する温度変動 検出部において、高圧側及び低圧側の受
圧ダイアフラムのミスマツチング（有効面積
の差）、結合部品のミスマツチング等主とし
て機構部品の合せ込み不足が原因になつて起
る温度変動で、実際に入力がないにも拘らず
温度だけで受圧部が変化し出力変動を発生さ
せるもの。
上記に関して、従来装置では、検出回路に
おいてC1／（C1＋C2）なる演算を行い、温度に
よつて同相的に変化する静電容量C1，C2の温度
誤差を除いており、このような温度補償により装
置出力の温度変動誤差は±0.1％／50℃程度にす
ることが出来る。
更に、上記に関して、機構部品の合せ込みに
より、この部分の温度誤差を±0.5〜±1.0％／50
℃程度迄下げ、上記，による温度誤差をトー
タルで、±0.6〜±1.1％／50℃程度迄にすること
が出来る。
然るに、最近になつて温度誤差を更に小さくす
る要求が起り、例えば一般用で、±0.2〜0.25％／
50℃、高精度用で、±0.1％／50℃の温度誤差を要
求するものがある。
このような要求を満足させる為には、上記の
原因による誤差を小さくすることが不可欠になつ
て来る。しかし、これ以上機構設計、製造の段階
で機構部品の合わせ込み精度を上げることは難か
しく、仮りにこれが出来たとしてもコストが嵩
む。
このような問題点を避ける為の電気的な方法に
より温度誤差を補償することが考えられる。その
一つとして、センサ固有の温度特性を有する温度
信号をセンサ自身を用いて検出し、この信号を用
いて圧力検出信号に演算処理を施こし、温度補償
を行うものが特開昭57−44830号公報により知ら
れている。
この装置では、圧力信号を出力するブリツジ回
路に一定電流を供給し、ブリツジの全電圧から温
度に関連した信号を得て、これを用いて圧力にに
関連したブリツジのアンバランス電圧に演算処理
を施こすものであるが、この装置から得られる信
号は直流信号であり、本発明のようなインピーダ
ンス素子のインピーダンス値に関連したオンオフ
デユーテイ比のパルス信号を出力するものにこの
方法を直ちに利用することは出来ない。
ｃ 発明の目的 本発明で解決しようとする技術的課題は、入力
物理量に応じて少なくとも一方のインピーダンス
が変化する第１、第２のインピーダンス素子を有
し、これらインピーダンス素子のインピーダンス
値に関連したオンオフデユーテイ比のパルス信号
を発生する物理量変換装置において、検出部の機
構部分のミスマツチングに起因する温度変動誤差
を、電気的に補償することである。
ｄ 発明の構成並びに作用 本発明の第１、第２の発明の構成は、検出すべ
き物理量の変化に応じて少なくとも一方のインピ
ーダンスが変化し、夫々の一端が共通接続された
第１、第２の静電容量と、一方の端子が前記第
１、第２の静電容量素子の共通接続点に接続され
た定値電流制限回路と、前記第１、第２の静電容
量素子の共通接続点に一方の入力端が接続され、
他方の入力端に基準電圧が与えられた比較器と、
前記比較器からのパルス信号を一定数カウントす
る毎に出力状態が切り換るカウンタと、前記カウ
ンタの出力に応じて前記第１、第２の静電容量素
子の夫々の他端に高、低二つの出力を選択的に与
える手段と、前記比較器の出力に応じて前記定値
電流制限回路の他方の端子へ高、低二つの出力を
交互に加える手段とを有し、前記カウンタの出力
に基づき前記第１、第２の静電容量素子を交互に
選択し、選択された前記静電容量素子を充、放電
させ、この静電容量素子の容量に周期が関連した
パルス信号を発生させ、前記カウンタによりこれ
らパルス信号を一定数カウントし、一定数カウン
トする毎に出力状態を変化させ、このカウンタよ
りオンオフデユーテイ比が前記第１、第２の静電
容量に関連した主信号パルスを発生させ、この信
号に基づき前記静電容量素子の容量変化を検出す
る物理量変化装置において、 ａ 前記一方の静電容量素子が選択されている期
間、この容量に周期が関連したパルス信号が一
方の入力に与えられ、前記他方の静電容量素子
が選択されている期間、この静電容量素子の容
量に周期が関連したパルス信号が他方の入力に
与えられ、前記夫々の期間において、一定時間
幅、一定波高値で周期が夫々前記第１及び第２
の静電容量素子の容量に応じたパルス信号を発
生する単安定マルチバイブレータと、 ｂ 前記単安定マルチバイブレータから前記パル
ス列信号が与えられ、前記主信号パルスによつ
て逆相的に切り換えられる第１、第２のスイツ
チと、 ｃ 前記第１、第２のスイツチに接続された第
１、第２の信号電圧保持手段と、 ｄ 前記第１、第２の信号電圧保持手段の各保持
電圧を加算する加算点 とを共通の構成要素として具備し、本発明の第１
の発明では、ゼロ点調整用として前記主信号パル
スを平滑して得られる信号電圧に加算されるゼロ
点調整用電圧に、前記加算点からの温度に反比例
した信号電圧を加算し、前記ゼロ点調整用電圧の
温度補償を行うようにし、本発明の第２の発明で
は、前記加算点からの温度に反比例した信号電圧
と前記主信号パルスとを乗算する乗算手段を設
け、この乗算手段から得られるスパン変動補正用
電圧を、前記主信号パルスを平滑して得られる信
号電圧に加算し、温度によるスパン変動を補償す
るようにしたことにある。
本発明の第３、第４の発明の構成は、検出すべ
き物理量の変化に応じて少なくとも一方のインピ
ーダンスが変化し、夫々の一端が共通接続された
第１、第２の静電容量と、一方の端子が前記第
１、第２の静電容量素子の共通接続点に接続され
た定値電流制限回路と、前記第１、第２の静電容
量素子の共通接続点に一方の入力端が接続され、
他方の入力端に基準電圧が与えられた比較器と、
前記比較器からのパルス信号を一定数カウントす
る毎に出力状態が切り換るカウンタと、前記カウ
ンタの出力に応じて前記第１、第２の静電容量素
子の夫々の他端に高、低二つの出力を選択的に与
える手段と、前記比較器の出力に応じて前記定値
電流制限回路の他方の端子へ高、低二つの出力を
交互に加える手段とを有し、前記カウンタの出力
に基づき前記第１、第２の静電容量素子を交互に
選択し、選択された前記静電容量素子を充、放電
させ、この静電容量素子の容量に周期が関連した
パルス信号を発生させ、前記カウンタによりこれ
らパルス信号を一定数カウントし、一定数カウン
トする毎に出力状態を変化させ、このカウンタよ
りオンオフデユーテイ比が前記第１、第２の静電
容量に関連した主信号パルスを発生させ、この信
号に基づき前記静電容量素子の容量変化を検出す
る物理変換装置において、 ａ 入力に前記主信号パルスが与えられ、この主
信号パルスのオン期間T1に比較して大きい一
定のオン期間T0を有する出力パルスをこの主
信号パルスと同期して発生する単安定マルチバ
イブレータと、 ｂ 前記主信号パルスを前記単安定マルチバイブ
レータの出力でオン・オフ切換し、前記出力パ
ルスのオン期間T0、前記主信号パルスを通過
させるスイツチと、 ｃ 前記枢スイツチを通じて得られた信号電圧を
保持する信号電圧保持手段と、 ｄ 前記信号電圧保持手段の信号電圧と前記主信
号パルスとを乗算する手段 とを共通の構成として具備し、本発明の第３の
発明では、ゼロ点調整用として前記主信号パルス
を平滑して得られる信号電圧に加算されるゼロ点
調整用電圧に、前記乗算手段からの温度に比例し
た信号電圧の温度補償を行うようにしたことにあ
り、本発明の第４の発明では、前記乗算手段から
の温度に比例した信号電圧と前記主信号パルスと
を乗算する乗算手段を更に設け、この乗算手段か
ら得られるスパン変動補正用電圧を、前記主信号
パルスを平滑して得られる信号電圧に加算し、温
度によるスパン変動を補償するようにしたことに
ある。
ｅ 実施例 以下図面に従い本発明の実施例を説明する。第
２図は本発明の実施例装置を示す回路図で、ゼロ
点の温度補償を行う場合の回路図である。第１図
における要素と同じ要素には同一符号を付し説明
は省略する。は本発明における温度検出回路を
示す。
温度検出回路において、MMは、一方の入力
にナンドゲートG1より静電容量C1に関連した周
期のパルス信号が、他方の入力にインバータG6
を介しナンドゲートG2から静電容量C2に関連し
た周期のパルス信号が交互に与えられている単安
定マルチバイブレータで、静電容量C1が選択さ
れている期間、静電容量C2が選択されている期
間の夫々の期間において、一定時幅、一定波高値
で周期が夫々静電容量C1、静電容量C2の容量に
応じたパルス列信号を発生する。
SW1，FL2は第１のサンプルホールド回路を構
成するスイツチとフイルタ回路、SW2，FL3は第
２のサンプルホールド回路を構成するスイツチと
フイルタ回路である。スイツチSW1，SW2はカウ
ンタCTからの主信号パルスによつて駆動される。
上記第１、第２サンプルホールド回路の電圧信
号はＡ点において加算され、バツフア増幅器A4
の非反転入力端に加えられる。VR3はバツフア増
幅器A4の出力を一定比率に分割する可変抵抗で、
この抵抗の可動子は、可変抵抗VR1よりゼロ点調
整用の電圧が与えられている演算増幅A1の非反
転入力端に接続されている。
このように構成された温度検出回路の動作を
第３図の波形図を参照し乍ら説明する。第３図ａ
は単安定マルチバイブレータMMの一方の入力に
与えられるナンドゲートG1の出力パルス、第３
図ｂは単安定マルチバイブレータMMの他方の入
力に与えられるナンドゲートG2の出力を反転さ
せたパルス信号、第３図ｃは単安定マルチバイブ
レータMMの出力パルス、第３図ｄはオンオフデ
ユーテイ比C1／（C1＋C2）＝T1／（T1＋T2）の、
カウンタCTからの主信号パルスである。
単安定マルチバイブレータMMの入力には、静
電容量C1に関する時間T1の間、静電容量C1に応
じた周期のパルス信号（第３図ａが与えられ、静
電容量C2に関する時間T2の間、静電容量C2に応
じた周期のパルス信号（第３図ｂ）が与えられ、
出力に、第３図ｃに示すような一定の時間幅T0
と、電源電圧Vzに等しい波高値を有するパルス
列信号が出力される。
スイツチSW1とSW2とは上記主信号パルスによ
つて差動的に切り換えられる。この結果、フイル
タ回路FL2には、ｎ・Vz・T0／T1なる電圧が得
られ、フイルタ回路FL3には、ｎ・Vz・T0／T2
なる電圧が得られる。これらの電圧はＡ点におい
て加算され、バツフア増幅器A4の出力に以下の
ような電圧V02が得られる。
V02＝nVz（T0／T1＋T0／T2） ……(11) また、 T0／T1＋T0／T2∝１−K1ΔP／ε＋１＋K1ΔP／ε＝２
／ε ＝２／ε0（１＋rΔt） ……(12) であるから、(12)式は以下のように書き改められ、
温度に関連した出力が得られる。
V02＝K2／ε0（１＋rΔt） ……（13） （但し、ε0：温度０℃のときの誘電率、ｒ：誘
電率変化定数。封液としてシリコンオイルが用い
られたとき、−1.38×10-3／℃、K2：定数） この出力電圧は可変抵抗VR3で分割され、可変
抵抗VR1よりのゼロ点調整用の電圧に加算され
て、演算増幅器A1の非反転入力端に加えられる。
このときの入力電圧Vi′は以下のように表わすこ
とが出来る。
Vi′＝（V01−R5／R4＋R5・Vz）β＋R5／R4＋R5 ・Vz＋K2／ε0（１＋rΔt）∂ ……（14） （但し、∂：可変抵抗VR3の抵抗分割比） 上記式において、温度に関連した信号成分は定
数項、即ちゼロ点電圧を温度によつて変えるよう
に働らき、検出部の機構部品のミスマツチング
等に起因するゼロ点温度変動を補償することが出
来る。
（14）式より明らかなように、本実施例におけ
るゼロ点補正用の電圧は温度変化に反比例した電
圧であつたが、これとは異なり温度に比例した補
正用電圧を得ることも出来る。
第４図は温度に比例したゼロ点補正用の電圧を
得る為の温度検出回路の具体例である。本図に
おいて第２図に示す温度検出回路における要素と
実質的に同じ要素には同一符号を付し説明は省略
する。
単安定マルチバイブレータMMは一定の入力
IN1に検出回路からオンオフデユーテイ比C1／
（C1＋C2）＝T1／（T1＋T2）の主信号パルスが与
えられている。SW3は、単安定マルチバイブレー
タMMの出力パルスが“Ｈ”のときオンになり、
上記主信号パルスを通過させるスイツチである。
FL4はスイツチSW3を介して与えられるパルス信
号を平滑するフイルタ回路、SW4，SW5は上記主
信号パルスによつて逆相的に制御されるスイツチ
で、スイツチSW4は上記主信号パルスが“Ｈ”の
ときオンになる。FL5はこれらスイツチ要素を介
し与えられるパルス信号を平滑するフイルタ回路
である。
このように構成された温度検出回路の動作を第
５図の波形図を参照し乍ら説明する。第５図ａは
単安定マルチバイブレータMMの入力IN1に加え
られる主信号パルス、第５図ｂは単安定マルチバ
イブレータMMの出力パルスで、T1に比較し充
分大きい一定の時間幅T0を有する。
スイツチSW3は第５図ａの主信号パルスの入来
と同期し時間T0の間オンになり、その間時間幅
T1の主信号パルスを通過させる。
スイツチSW3がオフになるとフイルタ回路FL4
の電圧が保持され、Ｂ点には以下の直流電圧VFL4
が得られる。
VFL4＝T1／T0・Vz ……（15） 上記直流電圧は更にスイツチSW4において、オ
ンオフデユーテイ比T1／（T1＋T2）の主信号パ
ルスと乗算され、フイルタ回路FL5のＣ点に以下
のような直流電圧VFL5が得られる。
VFL5∝T1／T0・T1／T1＋T2 ……（16） 上記式において、T1／T0＝ε（１＋K1ΔP）で
あり、T1／（T1＋T2）＝C1／（C1＋C2）＝（１＋
K1ΔP）／２であるから、（16）式は以下のよう
に書き換えることが出来る。
VFL5∝T1／T0・T1／T1＋T2＝ε／１＋K1ΔP・１
＋K1ΔP／２＝ε／２＝K3・ε0（１＋rΔt）……(17) （但し、K3：定数） このように、Ｃ点に得られた電圧VFL5は温度に
比例しており、この電圧をバツフア増幅器A4に
与え、この出力を可変抵抗VR3で分割した後演算
増幅器A1の非反転入力端に与えれば、第２図に
おける場合と同様、検出部の機構部品のミスマ
ツチング等に起因するゼロ点温度変動を補償する
ことが出来る。
上記のような温度に比例した補正用電圧を使用
するか、或は温度に反比例した補正用電圧を使う
かは、検出部のゼロ点温度特性に応じて決めら
れる。
上記補正用電圧を一定温度で零にし、この温度
を基準にプラス或はマイナスの補正用電圧を得る
ことも出来る。第６図に示す回路はこの目的を満
たすものである。
本図において、T3，T4は第２図におけるフイ
ルタ回路FL2，FL3で得られた電圧ｎ・Vz・T0／
T1及びｎ・Vz・T0／T2が夫々加えられている端
子、A5は正、負電源に接続され、非反転入力端
に上記二つの電圧を加算した電圧、即ち、２・
ｎ・Vz／εが加えられ、反転側入力端が、例え
ば基準温度20℃のときのものに対応する温度信号
電圧２・ｎ・Vz／ε20℃を発生する可変抵抗VR4
に抵抗１１を介し接続された演算増幅器である
（但し、ε20℃：20℃のときの電極間の媒体の誘電
率）。この演算増幅器の反転入力端は、抵抗R12
を介しこの増幅器の出力に接続されている。
A6は正、負電源に接続され、反転入力端が抵
抗R13を介し演算増幅器A5の出力に接続され、非
反転入力端が接続された演算増幅器で、この増幅
器の出力は抵抗R14を介し、この増幅器の反転入
力端に接続されている。これら増幅器A5，A6の
出力は、また可変抵抗VR5の両端に夫々接続され
ている。
次に、このように構成された回路の動作を説明
する。抵抗R11，R12，R13，R14の値が等しいと
き、演算増幅器A5の出力電圧V03は以下のように
表わすことが出来る。
V03＝２・ｎ・Vz（１／ε−１／ε20℃） ……(18) また、演算増幅器A6の出力電圧V04は以下のよ
うに表わすことが出来る。
V04＝−２・ｎ・Vz（１／ε−１／ε20℃） ……(19) 従つて、可変抵抗VR5の可動子に得られる電圧
V05は以下のように表わすことが出来る。
V05＝２・ｎ・Vz（１／ε−１／ε20℃）（2δ−１） ……(20) （但し、δ：抵抗分割比） 上記式から明らかなように、温度が20℃のとき
補正用電圧V05は零となり、δを変えればプラス
或はマイナスの補正用電圧が得られる。即ち、 δ＝０のとき、 V05＝−２・ｎ・Vz（１／ε−１／ε20℃） δ＝１／２のとき、 V05＝０ δ＝１のとき、 V05＝２・ｎ・Vz（１／ε−１／ε20℃） となる。
次にスパン温度変動を補償する場合の本発明実
施例装置について説明する。第７図はスパン変動
補正用の電圧を得る為の温度検出回路の具体例を
示す。
本具体例では、第２図に示す温度検出回路に
おいて得られた、温度変化に反比例した電圧を利
用し、この電圧に主信号（C1／（C1＋C2）を掛
け合わせ、温度と入力物理量に関連したスパン変
動補正用電圧を求めるものである。
本図において、第２図における要素と同じもの
には同一符号を付し説明は省略する。SW6，SW7
は上記主信号パルスによつて差動的に駆動される
スイツチ、FL6はこれらスイツチと共にサンプル
ホールド回路を構成するフイルタ回路、A7は非
反転入力端にフイルタ回路FL6の電圧が与えら
れ、反転入力端が可変抵抗VR3の可動子に接続さ
れた演算増幅器、VR6はこの演算増幅器の出力を
一定比率に分解する可変抵抗で、本図では図示さ
れていないが、この抵抗の可動子は第２図に示す
演算増幅器A1の非反転入力端に抵抗を介し接続
される。
次に、このように構成された温度検出回路の
動作について説明する。可変抵抗VR3の可動子に
は、(13)，(14)式から判るように以下の電圧V06が
得られる。
V06＝K2／ε0（１＋rΔt）∂ ……(21) 一方、主信号パルスC1／（C1＋C2）は(2)，(3)
式より以下のように変換出来る。
C1／C1＋C2＝１＋K1Δp／２ ……(22) スイツチSW6，SW7は上記主信号パルスによつ
て駆動され、フイルタ回路FL6に以下のような電
圧VFL6が得られる。
VFL6＝K2／ε0（１＋rΔt）∂・１＋K1ΔP／２……(2
3) 演算増幅器A7において、上記V06とVFL6との引
算が行われ、出力として以下の電圧V07が得られ
る。
V07＝K1ΔP／２・K2／ε0（１＋rΔP）∂ ……(24) 上記出力電圧は温度に関連し且つ入力物理量に
関連している。従つて、この電圧を可変抵抗VR6
で適当に分割し、抵抗を介し変換回路中の演算
増幅器A1の非反転入力端に、検出回路からの
入力信号に加算して与えるようにすればね温度に
よるスパン変動を補償することが出来る。
上記具体例では、スパン変動補正用の電圧は温
度変化に反比例した電圧であつたが、第４図に示
す回路を利用すれば温度に比例した補正用電圧を
簡単に作ることが出来る。
第８図は温度に比例したスパン変動補正用電圧
を得る為の温度検出回路の具体例を示す。本図
において、第４図に示すものと同じ要素には同一
符号を付しこれらについての説明は省略する。
SW8，SW9は上記主信号パルスによつて差動的に
駆動されるスイツチ、FL6はこれらスイツチと共
にサンプルホールド回路を構成するフイルタ回
路、A8は非反転入力端にフイルタ回路FL7の電圧
が与えられ、反転入力端にＣ点の電圧に比例した
電圧が与えられた演算増幅器、VR7はこの演算増
幅器の出力に接続された可変抵抗である。
次にこの回路の動作について説明する。Ｃ点に
は(17)式で示す温度に比例した電圧VFL5が得ら
れ、この電圧がスイツチSW8，SW9において上記
主信号と掛算され、フイルタ回路FL7に以下のよ
うな電圧VFL7が得られる。
VFL7＝VFL5・C1／C1＋C2 ＝K3・ε0（１＋rΔt）・１＋K1ΔP／２ ……(25) 演算増幅器A8において、上記VFL5とVFL7との
引算が行われ、出力として以下の電圧V08が得ら
れる。
V08＝K1ΔP／２・K3・ε0（１＋rΔt） ……(26) 上記出力電圧は温度、並びに入力物理量に比例
しており、この電圧を可変抵抗VR7で適当に分割
した後、抵抗を介し変換回路中の演算増幅器
A1の反転入力端に加えるようにすれば、温度に
よるスパン変動が補償できる。
上記した本発明の実施例の説明は何れも一対の
静電容量が入力物理量に応じて差動的に変化する
差動容量型検出部を用いて温度補正用信号を導
びく場合であつたが、これに限らず一方の静電容
量のみが変化し他端の静電容量は入力物理によつ
て変化しない単一容量型検出部を用いて温度補
正用信号を導びくことも出来る。
第９図は、検出部に単一容量型のセンサを用
い、ゼロ点温度補償を行う場合の本発明の実施例
装置を示す回路図である。本図において、第１図
及び第２図における要素と実質的に要素には同一
符号を付し説明は省略する。
検出部１において、C0は移動電極MPが入力物
理量に応じて変位しても容量値が変化しない固定
の静電容量である。
温度検出回路において、単安定マルチバイブ
レータMMの入力にはインバータG5より、主信
号パルスを反転させたパルス信号が加えられてい
る。SW10は、単安定マルチバイブレータMMの
出力パルスによつて駆動され、オンのとき上記反
転主信号パルスを通過させるスイツチである。
FL8はスイツチSW10とサンプルホールド回路を
構成するフイルタ回路である。
このように構成された温度検出回路の動作を第
１０図の波形図に従い説明する。第１０図ａはカ
ウンタCTの出力であるオンオフデユーテイ比
T1／（T1＋TC）の主信号パルスである（但し、
T1：静電容量C1に関連する時間、TC：固定の静
電容量C0に関連する時間）。第１０図ｂはインバ
ータG5の出力波形で、上記主信号パルスを反転
させたもの。第１０図ｃは単安定マルチバイブレ
ータMMの出力パルスで、第１０図ｂの反転主信
号パルスの立上りに同期し、時間幅Tcに比較し
て充分長い一定の時間幅T0を有する。
スイツチSW10は時間T0の間オンになり、その
間、固定の静電容量C0に関した時間幅Tcを有す
る反転主信号パルスを通過させる。これによりフ
イルタ回路FL3にT0でTcを割算した電圧VFL8が
得られる。
VFL8＝Tc／T0・Vz ……(27) 上記式において、T0，Vzは一定であり、上記
式は以下のように書き換えることが出来、温度に
比例した電圧が得られる。
VFL8＝Tc／T0・Vz＝K4・ε0（１＋rΔt） ……(28) （但し、K4：定数） この電圧はバツフア増幅器A4に与えられ、こ
の出力を可変抵抗VR3で分割した後、演算増幅器
A1の非反転入力に与えれば、先の実施例同様、
ゼロ点の温度変動を補償することが出来る。
次に、検出部に単一容量部のセンサを用い、
スパンの温度変動を補償する場合について説明す
る。第１１図はスパン変動補正用の電圧を得る為
の温度検出回路の具体例を示す。
本具体例で第２図に示す要素と同じ要素には同
一符号を付し説明は省略する。単安定マルチバイ
ブレータMMの入力には、静電容量C1に関する
期間T1の間、静電容量C1に応じた周期のパルス
信号が与えられ、固定静電容量C0に関する期間
TCの間、静電容量C0Ｉ応じた周期のパルス信号
が与えられ、出力に、一定時間幅T0と波高値Vz
を持つパルス列が出力される。
フイルタ回路FL2にはｎ・Vz・T0／T1なる電
圧が得られ、フイルタ回路FL3にはｎ・Vz・
T0／Tcなる電圧が得られ、これらの電圧を演算
増幅器A9において引算することによつて、以下
のような温度並びに入力物理量に関連した電圧
V09が得られる。
V09＝ｎ・Vz（T0／T1−T0／Tc） ……(29) また、T0／T1＝（１＋KΔP）／ε，T0／Tc＝
１／εであるから、上記式は以下のように書き換
えることが出来る。
V09＝ｎ・Vz（１＋K1ΔP／ε−１／ε） ＝K5・K1ΔP／ε0（１＋rΔt） ……(30) （但し、K5：定数） この電圧を可変抵抗VR9で適当に分割した後、
抵抗を介し変換回路中の演算増幅器A1の非反
転入力端に加えるようにすれば、先の実施例同
様、温度によるスパン変動が補償できる。
ｆ 発明の効果 本発明によれば、検出部の機構部分のミスマツ
チング等に起因する温度変動誤差を効果的に取り
除くことが出来る。
【図面の簡単な説明】
第１図は従来の物理量変換装置を示す回路図、
第２図は本発明の実施例装置を示す回路図、第３
図は第２図の本発明実施例装置の動作を説明する
為の波形図、第４図は本発明における温度検出回
路の具体例を示す回路図、第５図は第４図に示す
温度検出回路の動作を説明する為の波形図、第６
図はプラス或はマイナスの補正用電圧を得る為の
回路図、第７図及び第８図は本発明における温度
検出回路の他の具体例を示す回路図、第９図は検
出部に単一容量型のセンサを用いた場合の本発
明の実施例装置を示す回路図、第１０図は第９図
の本発明実施例装置の動作を説明する為の波形
図、第１１図は検出部に単一容量型センサを用
いた場合の本発明における温度検出回路の他の具
体例を示す回路図である。 ……温度検出回路、C1，C2，C0……静電容
量、MM……単安定マルチバイブレータ、SW1〜
SW10……スイツチ、FL1〜FL8……フイルタ回
路。

Claims (1)

  1. 【特許請求の範囲】 １ 検出すべき物理量の変化に応じて少なくと
    も一方のインピーダンスが変化し、夫々の一端が
    共通接続された第１、第２の静電容量と、一方の
    端子が前記第１、第２の静電容量素子の共通接続
    点に接続された定値電流制限回路と、前記第１、
    第２の静電容量素子の共通接続点に一方の入力端
    が接続され、他方の入力端に基準電圧が与えられ
    た比較器と、前記比較器からのパルス信号を一定
    数カウントする毎に出力状態が切り換るカウンタ
    と、前記カウンタの出力に応じて前記第１、第２
    の静電容量素子の夫々の他端に高、低二つの出力
    を選択的に与える手段と、前記比較器の出力に応
    じて前記定値電流制限回路の他方の端子へ高、低
    二つの出力を交互に加える手段とを有し、前記カ
    ウンタの出力に基づき前記第１、第２の静電容量
    素子を交互に選択し、選択された前記静電容量素
    子を充、放電させ、この静電容量素子の容量に周
    期が関連したパルス信号を発生させ、前記カウン
    タによりこれらパルス信号を一定数カウントし、
    一定数カウントする毎に出力状態を変化させ、こ
    のカウンタよりオンオフデユーテイ比が前記第
    １、第２の静電容量に関連した主信号パルスを発
    生させ、この信号に基づき前記静電容量素子の容
    量変化を検出する物理量変換装置において、 ａ 前記一方の静電容量素子が選択されている期
    間、この容量に周期が関連したパルス信号が一
    方の入力に与えられ、前記他方の静電容量素子
    が選択されている期間、この静電容量素子の容
    量に周期が関連したパルス信号が他方の入力に
    与えられ、前記夫々の期間において、一定時間
    幅、一定波高値で周期が夫々前記第１及び第２
    の静電容量素子の容量に応じたパルス列信号を
    発生する単安定マルチバイブレータと、 ｂ 前記単安定マルチバイブレータから前記パル
    ス列信号が与えられ、前記主信号パルスによつ
    て逆相的に切り換えられる第１、第２のスイツ
    チと、 ｃ 前記第１、第２のスイツチに接続された第
    １、第２の信号電圧保持手段と、 ｄ 前記第１、第２の信号電圧保持手段の各保持
    電圧を加算する加算点 とを具備し、ゼロ点調整用として前記主信号パル
    スを平滑して得られる信号電圧に加算されるゼロ
    点調整用電圧に、前記加算点からの温度に反比例
    した信号電圧を加算し、前記ゼロ点調整用電圧の
    温度補償を行うようにしたことを特徴とする物理
    量変換装置。 ２ 検出すべき物理量の変化に応じて少なくとも
    一方のインピーダンスが変化し、夫々の一端が共
    通接続された第１、第２の静電容量と、一方の端
    子が前記第１、第２の静電容量素子の共通接続点
    に接続された定値電流制限回路と、前記第１、第
    ２の静電容量素子の共通接続点に一方の入力端が
    接続され、他方の入力端に基準電圧が与えられた
    比較器と、前記比較器からのパルス信号を一定数
    カウントする毎に出力状態が切り換るカウンタ
    と、前記カウンタの出力に応じて前記第１、第２
    の静電容量素子の夫々の他端に高、低二つの出力
    を選択的に与える手段と、前記比較器の出力に応
    じて前記定値電流制限回路の他方の端子へ高、低
    二つの出力を交互に加える手段とを有し、前記カ
    ウンタの出力に基づき前記第１、第２の静電容量
    素子を交互に選択し、選択された前記静電容量素
    子を充、放電させ、この静電容量素子の容量に周
    期が関連したパルス信号を発生させ、前記カウン
    タによりこれらパルス信号を一定数カウントし、
    一定数カウントする毎に出力状態を変化させ、こ
    のカウンタよりオンオフデユーテイ比が前記第
    １、第２の静電容量に関連した主信号パルスを発
    生させ、この信号に基づき前記静電容量素子の容
    量変化を検出する物理量変換装置において、 ａ 前記一方の静電容量素子が選択されている期
    間、この容量に周期が関連したパルス信号が一
    方の入力に与えられ、前記他方の静電容量素子
    が選択されている期間、この静電容量素子の容
    量に周期が関連したパルス信号が他方の入力に
    与えられ、前記夫々の期間において、一定時間
    幅、一定波高値で周期が夫々前記第１及び第２
    の静電容量素子の容量に応じたパルス列信号を
    発生する単安定マルチバイブレータと、 ｂ 前記単安定マルチバイブレータから前記パル
    ス列信号が与えられ、前記主信号パルスによつ
    て逆相的に切り換えられる第１、第２のスイツ
    チと、 ｃ 前記第１、第２のスイツチに接続された第
    １、第２の信号電圧保持手段と、 ｄ 前記第１、第２の信号電圧保持手段の各保持
    電圧を加算する加算点と ｅ 前記加算点から得られる温度に反比例した信
    号電圧と前記主信号パルスとを乗算する乗算手
    段 とを具備し、前記乗算手段から得られるスパン変
    動補正用電圧を、前記主信号パルスを平滑して得
    られる信号電圧に加算し、温度によるスパン変動
    を補償するようにしたことを特徴とする物理量変
    換装置。 ３ 検出すべき物理量の変化に応じて少なくとも
    一方のインピーダンスが変化し、夫々の一端が共
    通接続された第１、第２の静電容量と、一方の端
    子が前記第１、第２の静電容量素子の共通接続点
    に接続された定値電流制限回路と、前記第１、第
    ２の静電容量素子の共通接続点に一方の入力端が
    接続され、他方の入力端に基準電圧が与えられた
    比較器と、前記比較器からのパルス信号を一定数
    カウントする毎に出力状態が切り換るカウンタ
    と、前記カウンタの出力に応じて前記第１、第２
    の静電容量素子の夫々の他端に高、低二つの出力
    を選択的に与える手段と、前記比較器の出力に応
    じて前記定値電流制限回路の他方の端子へ高、低
    二つの出力を交互に加える手段とを有し、前記カ
    ウンタの出力に基づき前記第１、第２の静電容量
    素子を交互に選択し、選択された前記静電容量素
    子を充、放電させ、この静電容量素子の容量に周
    期が関連したパルス信号を発生させ、前記カウン
    タによりこれらパルス信号を一定数カウントし、
    一定数カウントする毎に出力状態を変化させ、こ
    のカウンタよりオンオフデユーテイ比が前記第
    １、第２の静電容量に関連した主信号パルスを発
    生させ、この信号に基づき前記静電容量素子の容
    量変化を検出する物理量変換装置において、 ａ 入力に前記主信号パルスが与えられ、この主
    信号パルスのオン期間T1に比較して大きい一
    定のオン期間T0を有する出力パルスをこの主
    信号パルスと同期して発生する単安定マルチバ
    イブレータと、 ｂ 前記主信号パルスを前記単安定マルチバイブ
    レータの出力でオン・オフ切換し、前記出力パ
    ルスのオン期間T0、前記主信号パルスを通過
    させるスイツチと、 ｃ 前記スイツチを通じて得られた信号電圧を保
    持する信号電圧保持手段と、 ｄ 前記信号電圧保持手段の信号電圧と前記主信
    号パルスとを乗算する乗算手段 とを具備し、ゼロ点調整用として前記主信号パル
    スを平滑して得られる信号電圧に加算されるゼロ
    点調整用電圧に、前記乗算手段からの温度に比例
    した信号電圧を加算し、前記ゼロ点調整用電圧の
    温度補償を行うようにしたことを特徴とする物理
    量変換装置。 ４ 検出すべき物理量の変化に応じて少なくとも
    一方のインピーダンスが変化し、夫々の一端か共
    通接続された第１、第２の静電容量と、一方の端
    子が前記第１、第２の静電容量素子の共通接続点
    に接続された定値電流制限回路と、前記第１、第
    ２の静電容量素子の共通接続点に一方の入力端が
    接続され、他方の入力端に基準電圧が与えられた
    比較器と、前記比較器からのパルス信号を一定数
    カウントする毎に出力状態が切り換るカウンタ
    と、前記カウンタの出力に応じて前記第１、第２
    の静電容量素子の夫々の他端に高、低二つの出力
    を選択的に与える手段と、前記比較器の出力に応
    じて前記定値電流制限回路の他方の端子へ高、低
    二つの出力を交互に加える手段とを有し、前記カ
    ウンタの出力に基づき前記第１、第２の静電容量
    素子を交互に選択し、選択された前記静電容量素
    子を充、放電させ、この静電容量素子の容量に周
    期が関連したパルス信号を発生させ、前記カウン
    タによりこれらパルス信号を一定数カウントし、
    一定数カウントする毎に出力状態を変化させ、こ
    のカウンタよりオンオフデユーテイ比が前記第
    １、第２の静電容量に関連した主信号パルスを発
    生させ、この信号に基づき前記静電容量素子の容
    量変化を検出する物理量変換装置において、 ａ 入力に前記主信号パルスが与えられ、この主
    信号パルスのオン期間T1に比較して大きい一
    定のオン期間T0を有する出力パルスをこの主
    信号パルスと同期して発生する単安定マルチバ
    イブレータと、 ｂ 前記主信号パルスを前記単安定マルチバイブ
    レータの出力でオン・オフ切換し、前記出力パ
    ルスのオン期間T0、前記主信号パルスを通過
    させるスイツチと、 ｃ 前記スイツチを通じて得られた信号電圧を保
    持する信号電圧保持手段と、 ｄ 前記信号電圧保持手段の信号電圧と前記主信
    号パルスとを乗算する第１の乗算手段と ｅ 前記第１の乗算手段から得られる温度に比例
    した信号電圧と前記主信号パルスとを乗算する
    第２の乗算手段 とを具備し、前記第２の乗算手段から得られるス
    パン変動補正用電圧を、前記主信号パルスを平滑
    して得られる信号電圧に加算し、温度によるスパ
    ン変動を補償するようにしたことを特徴とする物
    理量変換装置。
JP58072489A 1983-04-25 1983-04-25 物理量変換装置 Granted JPS59197818A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58072489A JPS59197818A (ja) 1983-04-25 1983-04-25 物理量変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58072489A JPS59197818A (ja) 1983-04-25 1983-04-25 物理量変換装置

Publications (2)

Publication Number Publication Date
JPS59197818A JPS59197818A (ja) 1984-11-09
JPH0374324B2 true JPH0374324B2 (ja) 1991-11-26

Family

ID=13490781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58072489A Granted JPS59197818A (ja) 1983-04-25 1983-04-25 物理量変換装置

Country Status (1)

Country Link
JP (1) JPS59197818A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3620399A1 (de) * 1986-06-18 1987-12-23 Philips Patentverwaltung Schaltungsanordnung zur kompensation von temperatur- und nichttemperaturbedingtem driften eines kapazitiven sensors
JPS6348509A (ja) * 1986-08-18 1988-03-01 Komatsu Ltd レ−ザスキヤナ装置
JP6331941B2 (ja) * 2014-10-03 2018-05-30 富士電機株式会社 電流測定装置

Also Published As

Publication number Publication date
JPS59197818A (ja) 1984-11-09

Similar Documents

Publication Publication Date Title
US4604584A (en) Switched capacitor precision difference amplifier
KR100453971B1 (ko) 적분형 용량-전압 변환장치
JP2515456B2 (ja) センサ信号の処理装置
US8633714B2 (en) Impedance detecting circuit and impedance detection method
JP2972552B2 (ja) 容量型センサ用検出回路および検出方法
JPH0374324B2 (ja)
JPH05500716A (ja) 電圧―デジタル変換器
US4793187A (en) Circuit arrangement for the compensation of temperature-dependent and temperature-independent drift and for the compensation of the sensitivity of a capacitive sensor
JP2913395B2 (ja) 静電容量型センサ
JPH0130085B2 (ja)
JPH0122085Y2 (ja)
JPH0415564A (ja) 静電容量測定回路
JPS60203864A (ja) 検出装置
JP3802431B2 (ja) 静電容量型センサ
JP3777488B2 (ja) 積分型ａ／ｄ変換器
JPH0346332Y2 (ja)
JPH0439893B2 (ja)
JPH0427218Y2 (ja)
JPS6352686B2 (ja)
JPS6342330Y2 (ja)
JPH0431328B2 (ja)
JP3829064B2 (ja) 静電容量型センサ
JPH0460531B2 (ja)
JPS6351248B2 (ja)
JPH0412813B2 (ja)