JP3777488B2

JP3777488B2 - 積分型ａ／ｄ変換器

Info

Publication number: JP3777488B2
Application number: JP33480997A
Authority: JP
Inventors: 哲郎伊理; 智行河野; 洋小川
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 1997-11-20
Filing date: 1997-11-20
Publication date: 2006-05-24
Anticipated expiration: 2017-11-20
Also published as: JPH11154869A

Description

【０００１】
【発明の属する技術分野】
本発明は、オフセット補償を行うためのコンデンサを不要にした積分型Ａ／Ｄ変換器に関するものである。
【０００２】
【従来の技術】
積分型Ａ／Ｄ変換器は、ディジタル電圧計、ディジタルパネルメータ、ディジタルマルチメータ等のように、高精度が要求される分野に広く利用されている。従来の二重積分型Ａ／Ｄ変換器の回路構成を図１０に示す。
【０００３】
図１０において、１は入力電圧Vinが入力する端子、２は基準電圧Vrefが入力する端子、３は演算増幅器により構成したバッファ、２１は積分用抵抗Ｒ１、積分用コンデンサＣ１、オフセットキャンセル用コンデンサＣ２、演算増幅器５からなる積分回路、６は演算増幅器を使用した比較器である。Ｓ１〜Ｓ３，Ｓ２１，Ｓ２２はスイッチである。
【０００４】
このＡ／Ｄ変換器では、図１１に示すように、オートゼロ期間（ＡＺ）、第１の積分期間（ＩＮＴ）、第２の積分期間（ＩＮＴ２）により、１変換サイクルが構成される。最初のオートゼロ期間（ＡＺ）では、スイッチＳ３、Ｓ２２のみ（又はＳ２１が一時的にオンしてオフし、その後Ｓ３、Ｓ２１のみ）オンとなり、オフセットの除去と初期化が行われる。すなわち、ゼロ電圧を入力して、そのとき現れるバッファ３の演算増幅器、積分回路２１、演算増幅器５、比較器６等のオフセット電圧がコンデンサＣ２に充電され（オフセット電圧に対応する電荷がコンデンサＣ２に蓄積され）、これにより比較器６のしきい値が設定される。
【０００５】
第１の積分期間（ＩＮＴ）では、スイッチＳ１のみがオンして、入力電圧Vinがバッファ３を経由して積分回路２１により、予め設定した一定時間だけ、前記しきい値電圧から電圧Vinの逆極性の電圧がコンデンサＣ２に充電される。これにより、第１の積分期間の終了時には、入力した電圧Vinのレベルに応じた積分電圧Ｖｃが積分回路２１の出力側に現れる。
【０００６】
第２の積分期間（ＩＮＴ２）では、スイッチＳ２のみがオンとなり、基準電圧Vref（Vinと逆極性）がバッファ３を経由して積分回路２１で積分（逆積分）される。このとき、積分回路２１の積分電圧Ｖｃは、基準電圧Vrefのレベルに応じた一定の減衰率で減衰し、しきい値に達する。
【０００７】
そこで、この逆積分期間である第２の積分期間（ＩＮＴ２）の長さをカウンタ（図示せず）によりカウントする（具体的には、その期間にカウンタに入力するクロックの数をカウントする。）ことにより、入力電圧Vinをディジタル信号に変換することができる。Vinのレベルが大きい程、カウント値は大きくなる。
【０００８】
【発明が解決しようとする課題】
ところが、このＡ／Ｄ変換器では、オフセットキャンセルのために、特別にコンデンサＣ２が必要になっていた。
【０００９】
本発明の目的は、特別なオフセットキャンセル用のコンデンサを使用することなく、オフセットキャンセルを実現できるようにした二重積分型Ａ／Ｄ変換器を提供することである。
【００１０】
【課題を解決するための手段】
このために第１の発明は、コンデンサと、反転入力端子が抵抗に接続され非反転入力端子が接地された積分用演算増幅器と、前記コンデンサの両端が両入力端子に接続された比較器と、前記コンデンサを前記積分用演算増幅器の前記反転入力端子と出力端子の間に正逆切替接続する第１のスイッチ手段とを備え、前記比較器を演算増幅器として動作させ、前記比較器のオフセット電圧に対応する電荷を前記コンデンサに蓄積して第２の所定値を設定する第１オフセット積分を行い、該第１オフセット積分の後、前記第１のスイッチ手段により前記コンデンサを逆接続し、前記積分用演算増幅器のオフセット電圧に対応する電荷を前記コンデンサに蓄積して第１の所定値を設定する第２オフセット積分を行い、該第２オフセット積分の後、前記第１のスイッチ手段により前記コンデンサを正接続し、入力電圧を前記抵抗を介して前記積分用演算増幅器の前記反転入力端子に印加することにより前記第１の所定値から第１の所定時間だけ前記コンデンサに電荷を蓄積する第１積分を行い、該第１積分の後、前記第１のスイッチ手段により前記コンデンサを正接続したままで、基準電圧に対応する電圧を前記抵抗を介して前記演算用演算増幅器の前記反転入力端子に印加することにより前記コンデンサの前記第１積分で得られた積分電圧を前記第２の所定値まで逆積分する第２積分を行い、該第２積分による積分電圧が前記第２の所定値に達したことを前記比較器で検出し、該検出時点までの前記第２積分の期間をカウントし、該カウント値から変換ディジタル値を得ることを特徴とする積分型Ａ／Ｄ変換器とした。
第２の発明は、第１の発明において、前記抵抗の前段にバッファを設け、前記第２オフセット積分を、前記バッファのオフセット電圧と前記積分用演算増幅器のオフセット電圧の合算値に対応する電荷を前記コンデンサに蓄積して前記第１の所定値を設定する第２オフセット積分に置き換えたことを特徴とする積分型Ａ／Ｄ変換器とした。
第３の発明は、第１又は第２の発明において、前記第２オフセット積分の積分期間を taz 、前記第１積分の積分期間を t1 とし、前記積分期間 taz での積分定数を Caz ・ Raz 、前記積分期間 t1 での積分定数を C1 ・ R1 とするとき、 taz ／ Caz ・ Raz ＝ t1 ／ C1 ・ R1 としたことを特徴とする積分型Ａ／Ｄ変換器とした。
請求項４の発明は、請求項１、２又は３の発明において、前記抵抗の値を切り替える第２のスイッチ手段を備え、前記第１のスイッチ手段により前記コンデンサを正接続し、前記第２のスイッチ手段により前記第２積分の後の積分定数を１／ｎに減少させ、前記第２積分と同じ極性で前記基準電圧に対応する電荷を第２の所定時間だけ蓄積する副第２積分を行い、該副第２積分の後に積分定数を元に戻して前記副第２積分と逆極性で前記基準電圧に対応する電荷を前記第２の所定値まで蓄積する第３積分を行い、前記ｎと前記第２積分の期間のカウント値と前記第３積分の期間のカウント値とから変換ディジタル値を得ることを特徴とする積分型Ａ／Ｄ変換器とした。
【００１１】
【発明の実施の形態】
［第１の実施の形態］
図１は本発明の第１の実施の形態のＡ／Ｄ変換器の構成を示す回路図である。図１０に示したものと同じものについては同じ符号を付した。本実施の形態では、コンデンサＣ１を比較器６の両入力端子間に接続し、またこのコンデンサＣ１を演算増幅器５の反転入力端子と出力間に正逆切替接続するためのスイッチＳ４〜Ｓ７を設け、さらに比較器６を演算増幅器として機能させるためのスイッチＳ８、Ｓ９、および帰還コンデンサＣｐを設ける。なお、入力端子２には基準電圧Vrefに対応した電圧Ｖｒ（後記する）を印加する。
【００１２】
さて、基準電圧VrefがVref＜０で、入力電圧VinがVin＞０のときは、Ａ／Ｄ変換動作は次の手順で行う。図２はこの動作を説明するための図である。
【００１３】
（１）．ゼロ積分（ＺＩ）（第１オフセット積分）
スイッチＳ３，Ｓ６〜Ｓ９をオンし、他のスイッチをオフする。このときは、入力電圧が接地電圧（０Ｖ）となり、図３の「ＺＩ」に示す接続状態となって、比較器６が演算増幅器として機能して、そのオフセット電圧VcompがコンデンサＣ１に充電される。すなわち、コンデンサＣ１の電圧Ｖｃが、
Ｖｃ＝ Vcomp ・・・（１）
となる。この電圧Vcompが比較器６の比較基準電圧（反転入力端子−の電圧）となる。
【００１４】
（２）．オートゼロ（ＡＺ）（第２オフセット積分）
スイッチＳ３，Ｓ５，Ｓ６をオンし、他のスイッチをオフする。このときは、入力電圧が接地電圧（０Ｖ）となり、コンデンサＣ１が逆極性で接続されて、図３の「ＡＺ」に示す接続状態となる。コンデンサＣ１の容量をＣ、抵抗Ｒ１の値をＲとし、バッファ３のオフセット電圧をVbuf、演算増幅器５のオフセット電圧をVintとすると、そのコンデンサＣ１の電圧Ｖｃ（比較器６の非反転入力端子＋の電圧）は、
Ｖｃ＝ Vcomp＋（taz／CR)(Vbuf−Vint）・・・（２）
となる。tazはスイッチＳ３，Ｓ５，Ｓ６が同時にオンしている期間である。このようにして、コンデンサＣ１には一定期間tazの間、バッファ３、演算増幅器５，比較器６のオフセット電圧が充電される。
【００１５】
（３）．第１積分（ＩＮＴ）
スイッチＳ１，Ｓ４，Ｓ７をオンし、他のスイッチをオフする。このときは入力電圧Vinが入力し、コンデンサＣ１が正極状態に接続され、図３の「ＩＮＴ」に示す接続状態になる。この状態で予め決めた一定期間t1だけ積分を行う。このときの入力電圧VinはVin＞０であるので、コンデンサＣ１の電圧Ｖｃは、

となる。ここで、taz ＝ t1とすると、
Ｖｃ＝ Vcomp −（t1／CR）Vin ・・・（４）
となる。
【００１６】
（４）．第２積分（ＩＮＴ２）
スイッチＳ２，Ｓ４，Ｓ７をオンし、他のスイッチをオフする。このときは、基準電圧Vrefが入力し、図３の「ＩＮＴ２」に示す接続状態になる。この状態で、コンデンサＣ１に第１積分時で蓄積された電荷が電圧Vrefのレベルに対応した一定の傾斜で逆積分される。このとき、逆積分用として端子２に入力される電圧は、オフセット電圧Vbuf、Vintを考慮した次の式（５）に示す電圧Ｖｒである。
Ｖｒ＝ Vref −（Vbuf−Vint）・・・（５）
よって、コンデンサＣ１の電圧Ｖｃは、

となる。
【００１７】
この逆積分時間t2をカウンタでカウントすることにより、入力電圧Vinがディジタル値に変換される。この時間t2は、

のときの時間であるから、

により、求められる。Ｋ＝ −Vref／t1である。
【００１８】
以上のように、入力電圧は、バッファ３、演算増幅器５、比較器６のオフセット電圧Vbuf、Vint、Vcompの影響を受けることなく、また当然ながら積分定数CRの影響も受けることなく、逆積分時間t2によって表されるので、その時間t2をカウンタ等のカウント手段でカウントするすることにより、そのカウント値Ｎのディジタル値にＡ／Ｄ変換される。
【００１９】
なお、上記説明は、Vref＜０、Vin＞０のときの動作であったが、Vref＜０で、Vin＜０のときは、図４に示すように、第２積分のときに、コンデンサＣ１を反対に接続するように、スイッチＳ５，Ｓ６をオンし、Ｓ４，Ｓ７はオフする。さらに、Vref＞０、Vin＞０のときは、図５に示すように、同様にスイッチＳ５，Ｓ６をオンし、Ｓ４，Ｓ７はオフする。さらに、Vref＞０、Vin＜０のときは、図６に示すように、スイッチＳ４，Ｓ７をオンし、Ｓ５，Ｓ６はオフする。すなわち、第２積分時には、Vrefが負でVinが正の場合はコンデンサＣ１をそのままとし、Vrefが負でVinが負の場合は逆接続する。また、Vrefが正でVinが正のときはコンデンサＣ１を逆接続し、Vrefが正でVinが負の場合はそのままとする。
【００２０】
［第２の実施の形態］
ところで、上記した第１の実施の形態のＡ／Ｄ変換器では、第２積分期間t2に発生するクロック数をカウンタでカウントする際に、第２積分期間t2の開始点は、スイッチの切替タイミングとカウンタに入力するクロックのトリガエッジ（カウンタをトリガするエッジ）とを同期させることによりカウント誤差をなくすことができるが、その時間t2の終了時については、比較器６の出力が反転した後の最初のカウント値をその終了時のカウント値とするので、そこには１カウント未満の電圧に対応する誤差が含まれることになる。
【００２１】
そこで、第２の実施の形態では、この１カウント分未満の誤差を低減するようにしたものである。図７はその第２の実施の形態のＡ／Ｄ変換器の構成を示す回路図である。ここでは、積分回路４’の抵抗をＲ２，Ｒ３とする。Ｒ２＋Ｒ３＝Ｒであり、また、Ｒ２／（Ｒ２＋Ｒ３）＝１／ｎである。また、スイッチＳ１０〜Ｓ１２を追加し、抵抗Ｒ２のみ、又はＲ２とＲ３の直列接続の一方が選択されるようにした。バッファ３は電圧ホロワとなるよう接続している。
【００２２】
さて、第１の実施の形態での説明と同様に、Vref＜０、Vin＞０のときは、以下の手順で変換動作を行う。
【００２３】
（１）．ゼロ積分（ＺＩ）、オートゼロ（ＡＺ）、第１積分（ＩＮＴ）、第２積分（ＩＮＴ２）
この期間において、スイッチＳ１０がオン、スイッチＳ１１，Ｓ１２がオフするので、前記した図２、図３に示した動作と全く同じ動作がおこなわれる。このときは、Ｒ＝Ｒ２＋Ｒ３となる。したがって、第２積分で得られた時間t2のカウント値Ｎ１が入力電圧Vinのディジタル値となる。
【００２４】
（２）．副第２積分（ＩＮＴ２’）
このときは、一定時間t3だけ、スイッチＳ１０をオフし、スイッチＳ１１，Ｓ１２をオンする。他のスイッチは第２積分（ＩＮＴ２）のときと同じである。この結果、抵抗がＲ２（＝Ｒ／ｎ）のみになって、積分定数がCR／ｎとなり、急峻な傾斜で基準電圧Vrefに対応する電圧Ｖｒの積分が行われる。このときの時間t3中での積分電圧の変化幅は、前記した誤差電圧をVerとすると、ｎ倍した内容（ｎ・Ver）を表すものとなる。
【００２５】
（３）．第３積分（ＩＮＴ３）
このときは、スイッチＳ５，Ｓ６をオンし、Ｓ４，Ｓ７をオフして、コンデンサＣ１を切り替え、かつ抵抗Ｒ２，Ｒ３が接続されるようスイッチＳ１０をオン、スイッチＳ１１，Ｓ１２をオフして、電圧ＶｃがVcompを横切るまで積分定数をCRとして積分を行う。この積分時間t4のカウント値をＮ２とすると、Ｎ２＝ｎ・Verである。したがって、入力電圧Vinのディジタル値Ｎは、
Ｎ＝ｎ・Ｎ１−Ｎ２・・・（９）
で表され、前記誤差Verが補正されて少なくなる。すなわち、クロックの周波数を高くすることなく、Ａ／Ｄ変換の分解能を高くすることができる。
【００２６】
ここで、副第２積分（ＩＮＴ２’）は一定の時間積分を行うので、その時間をカウントするカウンタのクロックカウント開始点、終了点のいずれもクロックのトリガエッジにあわせることができる。ところが、第３積分（ＩＮＴ３）では、開始点はクロックのトリガエッジにあわせることができるものの、終了点ではやはり１クロック未満分の誤差が現れてしまう。そこで、次に進む。
【００２７】
（４）．副第３積分（ＩＮＴ３）
このときは、スイッチＳ５，Ｓ６をオンし、Ｓ４，Ｓ７をオフして、コンデンサＣ１を第３積分（ＩＮＴ３）のときと同じ接続状態にしたままで、抵抗Ｒ２のみが接続されるようスイッチＳ１０をオフし、スイッチＳ１１，Ｓ１２をオンして、電圧Ｖｒを一定時間t3だけ積分する。このときも積分定数はCR／ｎとなり、急峻な傾斜で積分が行われる。
【００２８】
（５）．第４積分（ＩＮＴ４）
このときは、スイッチＳ５，Ｓ６をオフし、Ｓ４，Ｓ７をオンして、コンデンサＣ１を切り替えて、かつ抵抗Ｒ２，Ｒ３が接続されるようスイッチＳ１０をオン、スイッチＳ１１，Ｓ１２をオフして、電圧ＶｃがVcompを横切るまで積分定数をCRとして電圧Ｖｒの積分を行う。この積分時間t5のカウント値をＮ３とすると、入力電圧Vinのディジタル値Ｎは、
Ｎ＝ｎ²・Ｎ１−ｎ・Ｎ２＋Ｎ３・・・（１０）
で表され、前記誤差がさらに少なくなる。
【００２９】
図９は図７に示した回路を用いて、Vref＜０で、Vin＜０の場合の入力信号を入力したときの動作説明図である。この場合は、第２積分（ＩＮＴ２）以降におけるコンデンサＣ１の接続状態が逆になっている以外は、図８で説明した内容と同じである。
【００３０】
［その他の実施の形態］
第２の実施の形態の内容は、積分サイクルが３回（誤差補正用積分サイクルは２回）の場合であるが、積分サイクルを４回以上繰り返すことにより、変換誤差をより少なくすることができ、より分解能を高くさせることができる。
【００３１】
第２の実施の形態において、誤差補正用積分サイクル中の誤差拡大用の積分定数を前記したように毎回CR／ｎで行い、積分サイクルをｍ回繰り返すときは、変換ディジタル値Ｎは、
Ｎ＝Σ（ｊ＝２〜ｍ）｛（−１）^j・Ｎ_j+2・ｎ^m-j｝・・・（１１）
で表すことができる。Σ（ｊ＝２〜ｍ）はｊ＝２からｊ＝ｍまで加算することである。
【００３２】
より一般化して、誤差拡大用の積分定数をCR／ｎに固定することなく、毎回変化させるときは、積分サイクルがｍ回のときの変換ディジタル値Ｎは、
Ｎ＝Σ（ｊ＝２〜ｍ）｛（−１）^j・Ｎ_j+2・Π（ｋ＝２〜ｊ）ｎ_k｝・・・（１２）
と表すことができる。Π（ｋ＝２〜ｊ）はｋ＝２からｋ＝ｊまで積算することである。
【００３３】
また、上記積分サイクルの回数ｍは、要求される分解能が予め判明している場合には、その分解能が得られる回数よりも＋１回だけその回数を増せばよい。
【００３４】
また、積分定数を、オートゼロ期間（ＡＺ）のtazと第１積分（ＩＮＴ）の期間t1の関係で次の式で表されるように設定するときは、そのtazとt1を同一にする必要はない。
taz／（Ｃaz・Ｒaz）＝t1／（C1・R1）・・・（１３）
Ｃaz・Ｒazはオートゼロ期間（ＡＺ）での積分定数、C1・R1は第１積分期間（ＩＮＴ）での積分定数である。C1・R1は後の積分サイクルでも使用する。
【００３５】
【発明の効果】
以上から第１〜５の発明によれば、オフセットキャンセル用の特別のコンデンサを使用することなく、演算増幅器が持っているオフセットをキャンセルすることができる。また、第６の発明によれば、Ａ／Ｄ変換の分解能をクロック周波数を高くすることなく向上させることができる。
【図面の簡単な説明】
【図１】第１の実施の形態の積分型Ａ／Ｄ変換器の回路図である。
【図２】図１のＡ／Ｄ変換器において、Vref＜０，Vin＞０のときの動作説明図である。
【図３】図２の動作時の各切替状態での接続関係を示す回路図である。
【図４】図１のＡ／Ｄ変換器において、Vref＜０，Vin＜０のときの動作説明図である。
【図５】図１のＡ／Ｄ変換器において、Vref＞０，Vin＞０のときの動作説明図である。
【図６】図１のＡ／Ｄ変換器において、Vref＞０，Vin＜０のときの動作説明図である。
【図７】第２の実施の形態の積分型Ａ／Ｄ変換器の回路図である。
【図８】図７のＡ／Ｄ変換器において、Vref＜０，Vin＞０のときの動作説明図である。
【図９】図７のＡ／Ｄ変換器において、Vref＜０，Vin＜０のときの動作説明図である。
【図１０】従来の積分型Ａ／Ｄ変換器の回路図である。
【図１１】図１０の動作説明図である。

Claims

コンデンサと、反転入力端子が抵抗に接続され非反転入力端子が接地された積分用演算増幅器と、前記コンデンサの両端が両入力端子に接続された比較器と、前記コンデンサを前記積分用演算増幅器の前記反転入力端子と出力端子の間に正逆切替接続する第１のスイッチ手段とを備え、
前記比較器を演算増幅器として動作させ、前記比較器のオフセット電圧に対応する電荷を前記コンデンサに蓄積して第２の所定値を設定する第１オフセット積分を行い、
該第１オフセット積分の後、前記第１のスイッチ手段により前記コンデンサを逆接続し、前記積分用演算増幅器のオフセット電圧に対応する電荷を前記コンデンサに蓄積して第１の所定値を設定する第２オフセット積分を行い、
該第２オフセット積分の後、前記第１のスイッチ手段により前記コンデンサを正接続し、入力電圧を前記抵抗を介して前記積分用演算増幅器の前記反転入力端子に印加することにより前記第１の所定値から第１の所定時間だけ前記コンデンサに電荷を蓄積する第１積分を行い、
該第１積分の後、前記第１のスイッチ手段により前記コンデンサを正接続したままで、基準電圧に対応する電圧を前記抵抗を介して前記演算用演算増幅器の前記反転入力端子に印加することにより前記コンデンサの前記第１積分で得られた積分電圧を前記第２の所定値まで逆積分する第２積分を行い、
該第２積分による積分電圧が前記第２の所定値に達したことを前記比較器で検出し、該検出時点までの前記第２積分の期間をカウントし、該カウント値から変換ディジタル値を得ることを特徴とする積分型Ａ／Ｄ変換器。
請求項１に記載の積分型Ａ／Ｄ変換器において、
前記抵抗の前段にバッファを設け、前記第２オフセット積分を、前記バッファのオフセット電圧と前記積分用演算増幅器のオフセット電圧の合算値に対応する電荷を前記コンデンサに蓄積して前記第１の所定値を設定する第２オフセット積分に置き換えたことを特徴とする積分型Ａ／Ｄ変換器。
請求項１又は２に記載の積分型Ａ／Ｄ変換器において、
前記第２オフセット積分の積分期間を taz 、前記第１積分の積分期間を t1 とし、前記積分期間 taz での積分定数を Caz ・ Raz 、前記積分期間 t1 での積分定数を C1 ・ R1 とするとき、
taz ／ Caz ・ Raz ＝ t1 ／ C1 ・ R1
としたことを特徴とする積分型Ａ／Ｄ変換器。
請求項１、２又は３に記載の積分型Ａ／Ｄ変換器において、
前記抵抗の値を切り替える第２のスイッチ手段を備え、
前記第１のスイッチ手段により前記コンデンサを正接続し、前記第２のスイッチ手段により前記第２積分の後の積分定数を１／ｎに減少させ、前記第２積分と同じ極性で前記基準電圧に対応する電荷を第２の所定時間だけ蓄積する副第２積分を行い、該副第２積分の後に積分定数を元に戻して前記副第２積分と逆極性で前記基準電圧に対応する電荷を前記第２の所定値まで蓄積する第３積分を行い、
前記ｎと前記第２積分の期間のカウント値と前記第３積分の期間のカウント値とから変換ディジタル値を得ることを特徴とする積分型Ａ／Ｄ変換器。