JP2723704B2 - 定積分回路 - Google Patents
定積分回路Info
- Publication number
- JP2723704B2 JP2723704B2 JP22326191A JP22326191A JP2723704B2 JP 2723704 B2 JP2723704 B2 JP 2723704B2 JP 22326191 A JP22326191 A JP 22326191A JP 22326191 A JP22326191 A JP 22326191A JP 2723704 B2 JP2723704 B2 JP 2723704B2
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- terminal
- voltage
- ground
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は定積分回路に関する。
【０００２】
【従来の技術】従来の定積分回路としては、図３に示す
ような回路がある。オペアンプ９の入力端を直流入力端
子Ｉinとし、オペアンプ９の入力端および出力端の間に
コンデンサ１０を接続し、オペアンプ９の出力端を電圧
出力端子Ｖout とし、またオペアンプ９の２つの電源端
とグランドとの間にそれぞれ定電圧源１１，１２を接続
してある。直流入力端子から電流が入力されると、その
入力電流の大きさとコンデンサ１０の容量とで決まる時
間で出力電圧Ｖout が最大でオペアンプ９の電源電圧１
１，１２まで変化する。
ような回路がある。オペアンプ９の入力端を直流入力端
子Ｉinとし、オペアンプ９の入力端および出力端の間に
コンデンサ１０を接続し、オペアンプ９の出力端を電圧
出力端子Ｖout とし、またオペアンプ９の２つの電源端
とグランドとの間にそれぞれ定電圧源１１，１２を接続
してある。直流入力端子から電流が入力されると、その
入力電流の大きさとコンデンサ１０の容量とで決まる時
間で出力電圧Ｖout が最大でオペアンプ９の電源電圧１
１，１２まで変化する。
【０００３】
【発明が解決しようとする課題】この従来の定積分回路
は、積分前または積分後の出力電圧を正確に指定するこ
とが出来ない上に、出力電圧を直線的に時間変化させる
には、入力電流Ｉinを定電流としなければならない。
は、積分前または積分後の出力電圧を正確に指定するこ
とが出来ない上に、出力電圧を直線的に時間変化させる
には、入力電流Ｉinを定電流としなければならない。
【０００４】
【課題を解決するための手段】本発明の定積分回路は、
オペアンプのマイナス入力端と出力端と積分用のコンデ
ンサの一端とを接続した接続点を出力端子とし、前記コ
ンデンサの他端をグランドに接続し、前記オペアンプの
プラス電源端とグランドとの間に前記グランドから前記
プラス電源端へ直流電流が流れるように第１の定電流源
を接続し、また前記オペアンプのマイナス電源端とグラ
ンドとの間に前記マイナス電源端から前記グランドへ直
流電流が流れるように第２の定電流源を接続し、前記オ
ペアンプのプラス入力端を入力端子とした構成を有して
いる。
オペアンプのマイナス入力端と出力端と積分用のコンデ
ンサの一端とを接続した接続点を出力端子とし、前記コ
ンデンサの他端をグランドに接続し、前記オペアンプの
プラス電源端とグランドとの間に前記グランドから前記
プラス電源端へ直流電流が流れるように第１の定電流源
を接続し、また前記オペアンプのマイナス電源端とグラ
ンドとの間に前記マイナス電源端から前記グランドへ直
流電流が流れるように第２の定電流源を接続し、前記オ
ペアンプのプラス入力端を入力端子とした構成を有して
いる。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の一実施例の回路図である。
オペアンプ３のマイナス入力端と出力端とを接続し、そ
の接続点とグランドとの間にコンデンサ４を接続し、オ
ペアンプ３のプラス電源端とグランドとの間にグランド
からプラス電源端へ直流電流が流れるように定電流源１
を接続し、またオペアンプ３のマイナス電源端とグラン
ドとの間に、マイナス電源端からグランドへ直流電流が
流れるように定電流源２を接続し、オプアンプ３のプラ
ス入力端を電圧入力端子Ｖinとし、オペアンプ３の出力
端を電圧出力端子Ｖout とする。
オペアンプ３のマイナス入力端と出力端とを接続し、そ
の接続点とグランドとの間にコンデンサ４を接続し、オ
ペアンプ３のプラス電源端とグランドとの間にグランド
からプラス電源端へ直流電流が流れるように定電流源１
を接続し、またオペアンプ３のマイナス電源端とグラン
ドとの間に、マイナス電源端からグランドへ直流電流が
流れるように定電流源２を接続し、オプアンプ３のプラ
ス入力端を電圧入力端子Ｖinとし、オペアンプ３の出力
端を電圧出力端子Ｖout とする。
【０００７】図２は本実施例の動作を例示する電圧波形
図である。図１の電圧入力端子に図２の入力電圧波形Ｖ
inが入力された場合、図１の電圧出力端子には図２の出
力電圧波形Ｖout が得られる。図２の入力電圧波形Ｖin
は時刻ａまで０［ｖ］を維持しているが、時刻ａに於て
ｖ［Ｖ］までステップ状に変化する。図１のオペアンプ
３はボルテージフォロア回路構成となっているため、出
力電圧Ｖout は入力電圧Ｖin（ｖ［Ｖ］）に等しくなる
ように制御される。この時、図１のコンデンサ４にｖ
［Ｖ］を発生させるに十分な電荷を蓄積する必要があ
る。この電荷蓄積は、オペアンプ３の出力端からの吐き
出し電流によって行われるが、その電流は定電流源１に
よって制限されている。すなわち、定電流源１の電流の
大きさとコンデンサ４の容量とによって充電時間ｔ1 が
決まる。出力電圧波形Ｖoutは、時刻ａからｔ1 後に電
圧ｖ［Ｖ］へ到達する。この状態は入力電圧波形Ｖinが
変化しない限り、持続される。
図である。図１の電圧入力端子に図２の入力電圧波形Ｖ
inが入力された場合、図１の電圧出力端子には図２の出
力電圧波形Ｖout が得られる。図２の入力電圧波形Ｖin
は時刻ａまで０［ｖ］を維持しているが、時刻ａに於て
ｖ［Ｖ］までステップ状に変化する。図１のオペアンプ
３はボルテージフォロア回路構成となっているため、出
力電圧Ｖout は入力電圧Ｖin（ｖ［Ｖ］）に等しくなる
ように制御される。この時、図１のコンデンサ４にｖ
［Ｖ］を発生させるに十分な電荷を蓄積する必要があ
る。この電荷蓄積は、オペアンプ３の出力端からの吐き
出し電流によって行われるが、その電流は定電流源１に
よって制限されている。すなわち、定電流源１の電流の
大きさとコンデンサ４の容量とによって充電時間ｔ1 が
決まる。出力電圧波形Ｖoutは、時刻ａからｔ1 後に電
圧ｖ［Ｖ］へ到達する。この状態は入力電圧波形Ｖinが
変化しない限り、持続される。
【０００８】次いで、時刻ｂに波形Ｖinがｖ［Ｖ］から
０［Ｖ］に変化すると、オペアンプ３のボルテージフォ
ロア回路の動作によって、出力電圧Ｖout は入力電圧Ｖ
in（０［Ｖ］）に等しくなるように制御される。その時
図１のコンデンサ４には電圧ｖ［Ｖ］を発生させる電荷
が蓄積されているので、この電荷を全て放電させなけれ
ばならない。この電荷放電は、オペアンプ３の出力端へ
の吸い込み電流によって行われれが、その電流は定電流
源２によって制限されている。つまり、定電流源２の電
流の大きさとコンデンサ４の容量とによって放電時間ｔ
2 が決まる。
０［Ｖ］に変化すると、オペアンプ３のボルテージフォ
ロア回路の動作によって、出力電圧Ｖout は入力電圧Ｖ
in（０［Ｖ］）に等しくなるように制御される。その時
図１のコンデンサ４には電圧ｖ［Ｖ］を発生させる電荷
が蓄積されているので、この電荷を全て放電させなけれ
ばならない。この電荷放電は、オペアンプ３の出力端へ
の吸い込み電流によって行われれが、その電流は定電流
源２によって制限されている。つまり、定電流源２の電
流の大きさとコンデンサ４の容量とによって放電時間ｔ
2 が決まる。
【０００９】以上のようにして、本実施例では積分前及
び積分後の出力電圧と積分時間とを高精度に指定するこ
とが出来、かつ出力電圧を直線的に時間変化させること
が可能になる。
び積分後の出力電圧と積分時間とを高精度に指定するこ
とが出来、かつ出力電圧を直線的に時間変化させること
が可能になる。
【００１０】
【発明の効果】以上説明したように本発明によれば、オ
ぺアンプをボルテージフォロア回路構成としそのオペア
ンプ出力にコンデンサを接続しオペアンプの電源部を定
電流にすることにより、積分前及び積分後の出力電圧及
び積分時間を高精度に設定出来、また積分出力を直線的
に時間変化させることが出来る。
ぺアンプをボルテージフォロア回路構成としそのオペア
ンプ出力にコンデンサを接続しオペアンプの電源部を定
電流にすることにより、積分前及び積分後の出力電圧及
び積分時間を高精度に設定出来、また積分出力を直線的
に時間変化させることが出来る。
【図１】本発明の実施例の回路図。
【図２】図１の回路動作を例示する信号波形図。
【図３】従来の定積分回路の回路図。
１，２ 定電流源 ３，９ オペアンプ ４，１０ コンデンサ １１，１２ 定電圧源
Claims (1)
- 【請求項１】 オペアンプのマイナス入力端と出力端と
積分用のコンデンサの一端とを接続した接続点を出力端
子とし、前記コンデンサの他端をグランドに接続し、前
記オペアンプのプラス電源端とグランドとの間に前記グ
ランドから前記プラス電源端へ直流電流が流れるように
第１の定電流源を接続し、また前記オペアンプのマイナ
ス電源端とグランドとの間に前記マイナス電源端から前
記グランドへ直流電流が流れるように第２の定電流源を
接続し、前記オペアンプのプラス入力端を入力端子とし
た構成を有している事を特徴とする定積分回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22326191A JP2723704B2 (ja) | 1991-09-04 | 1991-09-04 | 定積分回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22326191A JP2723704B2 (ja) | 1991-09-04 | 1991-09-04 | 定積分回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0561993A JPH0561993A (ja) | 1993-03-12 |
| JP2723704B2 true JP2723704B2 (ja) | 1998-03-09 |
Family
ID=16795337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22326191A Expired - Lifetime JP2723704B2 (ja) | 1991-09-04 | 1991-09-04 | 定積分回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2723704B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4519191B1 (ja) | 2009-02-18 | 2010-08-04 | 住友電気工業株式会社 | ステータ用配電部材 |
-
1991
- 1991-09-04 JP JP22326191A patent/JP2723704B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 横井与次郎著、リニアＩＣ実用回路マニュアル、昭和５１年６月１５日３版発行、ラジオ技術社，Ｐ１１２−Ｐ１１６ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0561993A (ja) | 1993-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2723704B2 (ja) | 定積分回路 | |
| JPH0561992A (ja) | 定積分回路 | |
| JPH0993086A (ja) | スイッチトキャパシタ回路及びこれを用いた信号処理回路 | |
| JPS605772A (ja) | 直流安定化電源回路 | |
| JPH0339942Y2 (ja) | ||
| JP2586551B2 (ja) | 鋸波の振幅制御回路 | |
| JPS584254Y2 (ja) | チヤ−ジアンプ | |
| JPS6119141B2 (ja) | ||
| JPH0666640B2 (ja) | スイツチ制御回路 | |
| JPH0831783B2 (ja) | 波形整形回路 | |
| JPH0513432Y2 (ja) | ||
| SU1218467A1 (ru) | Измерительный преобразователь напр жени в частоту | |
| JPS62130013A (ja) | 遅延装置 | |
| SU1041984A1 (ru) | Преобразователь разности напр жений | |
| JPH0728736Y2 (ja) | 電圧−周波数変換回路 | |
| JPH04299403A (ja) | 定電流回路 | |
| JPH0358614A (ja) | 半導体装置 | |
| JPS63187920A (ja) | Ａ／ｄ変換器 | |
| JPS58101399U (ja) | サンプルホ−ルド回路 | |
| JPS6129920A (ja) | 定電流源回路 | |
| JPH063848B2 (ja) | ミユ−テイング回路 | |
| JPH0431328B2 (ja) | ||
| JPS6028448B2 (ja) | 移相回路 | |
| JPS63275219A (ja) | 逓倍回路 | |
| JPS59179382U (ja) | スロ−プ検出器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971104 |