JPH11154869A - 積分型ａ／ｄ変換器 - Google Patents
積分型ａ／ｄ変換器Info
- Publication number
- JPH11154869A JPH11154869A JP9334809A JP33480997A JPH11154869A JP H11154869 A JPH11154869 A JP H11154869A JP 9334809 A JP9334809 A JP 9334809A JP 33480997 A JP33480997 A JP 33480997A JP H11154869 A JPH11154869 A JP H11154869A
- Authority
- JP
- Japan
- Prior art keywords
- integration
- voltage
- capacitor
- offset
- integrating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 積分型Ａ／Ｄ変換器のオフセット電圧を特別
のコンデンサを使用することなく、キャンセルする。 【解決手段】 比較器６を演算増幅器として動作させ、
比較器６のオフセット電圧Vcompを積分コンデンサＣ１
に充電する。また、入力電圧を０としてそのとき得られ
る積分回路の演算増幅器のオフセット電圧Vintを積分コ
ンデンサＣ１に充電する。これら両オフセット電圧Vcom
p、Vintで決まる電圧を第１積分の積分開始点とし、オ
フセット電圧Vcompを第２積分の終了点する。
のコンデンサを使用することなく、キャンセルする。 【解決手段】 比較器６を演算増幅器として動作させ、
比較器６のオフセット電圧Vcompを積分コンデンサＣ１
に充電する。また、入力電圧を０としてそのとき得られ
る積分回路の演算増幅器のオフセット電圧Vintを積分コ
ンデンサＣ１に充電する。これら両オフセット電圧Vcom
p、Vintで決まる電圧を第１積分の積分開始点とし、オ
フセット電圧Vcompを第２積分の終了点する。
Description
【０００１】
【発明の属する技術分野】本発明は、オフセット補償を
行うためのコンデンサを不要にした積分型Ａ／Ｄ変換器
に関するものである。
行うためのコンデンサを不要にした積分型Ａ／Ｄ変換器
に関するものである。
【０００２】
【従来の技術】積分型Ａ／Ｄ変換器は、ディジタル電圧
計、ディジタルパネルメータ、ディジタルマルチメータ
等のように、高精度が要求される分野に広く利用されて
いる。従来の二重積分型Ａ／Ｄ変換器の回路構成を図１
０に示す。
計、ディジタルパネルメータ、ディジタルマルチメータ
等のように、高精度が要求される分野に広く利用されて
いる。従来の二重積分型Ａ／Ｄ変換器の回路構成を図１
０に示す。
【０００３】図１０において、１は入力電圧Vinが入力
する端子、２は基準電圧Vrefが入力する端子、３は演算
増幅器により構成したバッファ、２１は積分用抵抗Ｒ
１、積分用コンデンサＣ１、オフセットキャンセル用コ
ンデンサＣ２、演算増幅器５からなる積分回路、６は演
算増幅器を使用した比較器である。Ｓ１〜Ｓ３，Ｓ２
１，Ｓ２２はスイッチである。
する端子、２は基準電圧Vrefが入力する端子、３は演算
増幅器により構成したバッファ、２１は積分用抵抗Ｒ
１、積分用コンデンサＣ１、オフセットキャンセル用コ
ンデンサＣ２、演算増幅器５からなる積分回路、６は演
算増幅器を使用した比較器である。Ｓ１〜Ｓ３，Ｓ２
１，Ｓ２２はスイッチである。
【０００４】このＡ／Ｄ変換器では、図１１に示すよう
に、オートゼロ期間（ＡＺ）、第１の積分期間（ＩＮ
Ｔ）、第２の積分期間（ＩＮＴ２）により、１変換サイ
クルが構成される。最初のオートゼロ期間（ＡＺ）で
は、スイッチＳ３、Ｓ２２のみ（又はＳ２１が一時的に
オンしてオフし、その後Ｓ３、Ｓ２１のみ）オンとな
り、オフセットの除去と初期化が行われる。すなわち、
ゼロ電圧を入力して、そのとき現れるバッファ３の演算
増幅器、積分回路２１、演算増幅器５、比較器６等のオ
フセット電圧がコンデンサＣ２に充電され（オフセット
電圧に対応する電荷がコンデンサＣ２に蓄積され）、こ
れにより比較器６のしきい値が設定される。
に、オートゼロ期間（ＡＺ）、第１の積分期間（ＩＮ
Ｔ）、第２の積分期間（ＩＮＴ２）により、１変換サイ
クルが構成される。最初のオートゼロ期間（ＡＺ）で
は、スイッチＳ３、Ｓ２２のみ（又はＳ２１が一時的に
オンしてオフし、その後Ｓ３、Ｓ２１のみ）オンとな
り、オフセットの除去と初期化が行われる。すなわち、
ゼロ電圧を入力して、そのとき現れるバッファ３の演算
増幅器、積分回路２１、演算増幅器５、比較器６等のオ
フセット電圧がコンデンサＣ２に充電され（オフセット
電圧に対応する電荷がコンデンサＣ２に蓄積され）、こ
れにより比較器６のしきい値が設定される。
【０００５】第１の積分期間（ＩＮＴ）では、スイッチ
Ｓ１のみがオンして、入力電圧Vinがバッファ３を経由
して積分回路２１により、予め設定した一定時間だけ、
前記しきい値電圧から電圧Vinの逆極性の電圧がコンデ
ンサＣ２に充電される。これにより、第１の積分期間の
終了時には、入力した電圧Vinのレベルに応じた積分電
圧Ｖｃが積分回路２１の出力側に現れる。
Ｓ１のみがオンして、入力電圧Vinがバッファ３を経由
して積分回路２１により、予め設定した一定時間だけ、
前記しきい値電圧から電圧Vinの逆極性の電圧がコンデ
ンサＣ２に充電される。これにより、第１の積分期間の
終了時には、入力した電圧Vinのレベルに応じた積分電
圧Ｖｃが積分回路２１の出力側に現れる。
【０００６】第２の積分期間（ＩＮＴ２）では、スイッ
チＳ２のみがオンとなり、基準電圧Vref（Vinと逆極
性）がバッファ３を経由して積分回路２１で積分（逆積
分）される。このとき、積分回路２１の積分電圧Ｖｃ
は、基準電圧Vrefのレベルに応じた一定の減衰率で減衰
し、しきい値に達する。
チＳ２のみがオンとなり、基準電圧Vref（Vinと逆極
性）がバッファ３を経由して積分回路２１で積分（逆積
分）される。このとき、積分回路２１の積分電圧Ｖｃ
は、基準電圧Vrefのレベルに応じた一定の減衰率で減衰
し、しきい値に達する。
【０００７】そこで、この逆積分期間である第２の積分
期間（ＩＮＴ２）の長さをカウンタ（図示せず）により
カウントする（具体的には、その期間にカウンタに入力
するクロックの数をカウントする。）ことにより、入力
電圧Vinをディジタル信号に変換することができる。Vin
のレベルが大きい程、カウント値は大きくなる。
期間（ＩＮＴ２）の長さをカウンタ（図示せず）により
カウントする（具体的には、その期間にカウンタに入力
するクロックの数をカウントする。）ことにより、入力
電圧Vinをディジタル信号に変換することができる。Vin
のレベルが大きい程、カウント値は大きくなる。
【０００８】
【発明が解決しようとする課題】ところが、このＡ／Ｄ
変換器では、オフセットキャンセルのために、特別にコ
ンデンサＣ２が必要になっていた。
変換器では、オフセットキャンセルのために、特別にコ
ンデンサＣ２が必要になっていた。
【０００９】本発明の目的は、特別なオフセットキャン
セル用のコンデンサを使用することなく、オフセットキ
ャンセルを実現できるようにした二重積分型Ａ／Ｄ変換
器を提供することである。
セル用のコンデンサを使用することなく、オフセットキ
ャンセルを実現できるようにした二重積分型Ａ／Ｄ変換
器を提供することである。
【００１０】
【課題を解決するための手段】このために第１の発明
は、入力電圧を印加することにより第１の所定値から所
定時間だけコンデンサに電荷を蓄積する第１積分手段
と、基準電圧に対応する電圧を印加することにより前記
コンデンサに前記第１積分で得られた積分電圧を第２の
所定値まで逆積分する第２積分手段と、該第２積分の終
了点を比較器で検出し該第２積分の期間のカウント値を
ディジタル値として得るカウント手段とを具備する積分
型Ａ／Ｄ変換器において、前記比較器を演算増幅器とし
て動作させ、前記第１積分に先だって前記比較器のオフ
セット電圧に対応する電荷を前記第２の所定値まで前記
コンデンサに蓄積する第１オフセット積分手段を設けて
構成した。第２の発明は、入力電圧を印加することによ
り第１の所定値から所定時間だけコンデンサに電荷を蓄
積する第１積分手段と、基準電圧に対応する電圧を印加
することにより前記コンデンサに前記第１積分で得られ
た積分電圧を第２の所定値まで逆積分する第２積分手段
と、該第２積分の期間のカウント値をディジタル値とし
て得るカウント手段とを具備する積分型Ａ／Ｄ変換器に
おいて、前記コンデンサに電荷を蓄積する回路として演
算増幅器を使用し、前記第１積分に先だって該演算増幅
器のオフセット電圧に対応する電荷を前記第１の所定値
まで前記コンデンサに蓄積する第２オフセット積分手段
を設けて構成した。第３の発明は、第２の発明におい
て、前記演算増幅器の前段にバッファを設け、前記第２
オフセット積分手段が、該バッファのオフセット電圧と
前記演算増幅器のオフセット電圧の合算値に対応する電
荷を、前記第１の所定値まで蓄積するよう構成した。第
４の発明は、入力電圧を印加することにより第１の所定
値から所定時間だけコンデンサに電荷を蓄積する第１積
分手段と、基準電圧に対応する電圧を印加することによ
り前記コンデンサに前記第１積分で得られた積分電圧を
第２の所定値まで逆積分する第２積分手段と、該第２積
分の終了点を比較器で検出して該第２積分の期間のカウ
ント値をディジタル値として得るカウント手段とを具備
する積分型Ａ／Ｄ変換器において、前記コンデンサに電
荷を蓄積する回路として演算増幅器を使用し、請求項１
の第１オフセット積分手段と請求項２又は３の第２オフ
セット積分手段を設け、前記第１の所定値を前記第１オ
フセット積分手段で蓄積された電荷に前記第２オフセッ
ト積分手段で蓄積された電荷を合算した値とするよう構
成した。第５の発明は、第２乃至第４の発明において、
前記第２オフセット積分手段の積分期間をtaz、前記第
１積分期間をt1とし、前記積分期間tazでの積分定数を
Ｃaz・Ｒaz、前記積分期間t1での積分定数をＣ１・Ｒ１
としたとき、 taz／Ｃaz・Ｒaz＝t1／Ｃ１・Ｒ１ となるよう構成した。第６の発明は、第１乃至第５の発
明において、前記第２積分の後に積分定数を１／ｎに減
少させ前記第２積分と同じ極性で前記基準電圧に対応す
る電荷を蓄積する副第２積分手段と、該副第２積分の後
に積分定数を元に戻して前記副第２積分と逆極性で前記
基準電圧に対応する電荷を前記第２の所定値まで蓄積す
る第３積分手段と、変換ディジタル値を少なくとも前記
ｎと前記第２積分期間のカウント値と前記第３積分のカ
ウント値とに基づいて得る手段と、を有するよう構成し
た。
は、入力電圧を印加することにより第１の所定値から所
定時間だけコンデンサに電荷を蓄積する第１積分手段
と、基準電圧に対応する電圧を印加することにより前記
コンデンサに前記第１積分で得られた積分電圧を第２の
所定値まで逆積分する第２積分手段と、該第２積分の終
了点を比較器で検出し該第２積分の期間のカウント値を
ディジタル値として得るカウント手段とを具備する積分
型Ａ／Ｄ変換器において、前記比較器を演算増幅器とし
て動作させ、前記第１積分に先だって前記比較器のオフ
セット電圧に対応する電荷を前記第２の所定値まで前記
コンデンサに蓄積する第１オフセット積分手段を設けて
構成した。第２の発明は、入力電圧を印加することによ
り第１の所定値から所定時間だけコンデンサに電荷を蓄
積する第１積分手段と、基準電圧に対応する電圧を印加
することにより前記コンデンサに前記第１積分で得られ
た積分電圧を第２の所定値まで逆積分する第２積分手段
と、該第２積分の期間のカウント値をディジタル値とし
て得るカウント手段とを具備する積分型Ａ／Ｄ変換器に
おいて、前記コンデンサに電荷を蓄積する回路として演
算増幅器を使用し、前記第１積分に先だって該演算増幅
器のオフセット電圧に対応する電荷を前記第１の所定値
まで前記コンデンサに蓄積する第２オフセット積分手段
を設けて構成した。第３の発明は、第２の発明におい
て、前記演算増幅器の前段にバッファを設け、前記第２
オフセット積分手段が、該バッファのオフセット電圧と
前記演算増幅器のオフセット電圧の合算値に対応する電
荷を、前記第１の所定値まで蓄積するよう構成した。第
４の発明は、入力電圧を印加することにより第１の所定
値から所定時間だけコンデンサに電荷を蓄積する第１積
分手段と、基準電圧に対応する電圧を印加することによ
り前記コンデンサに前記第１積分で得られた積分電圧を
第２の所定値まで逆積分する第２積分手段と、該第２積
分の終了点を比較器で検出して該第２積分の期間のカウ
ント値をディジタル値として得るカウント手段とを具備
する積分型Ａ／Ｄ変換器において、前記コンデンサに電
荷を蓄積する回路として演算増幅器を使用し、請求項１
の第１オフセット積分手段と請求項２又は３の第２オフ
セット積分手段を設け、前記第１の所定値を前記第１オ
フセット積分手段で蓄積された電荷に前記第２オフセッ
ト積分手段で蓄積された電荷を合算した値とするよう構
成した。第５の発明は、第２乃至第４の発明において、
前記第２オフセット積分手段の積分期間をtaz、前記第
１積分期間をt1とし、前記積分期間tazでの積分定数を
Ｃaz・Ｒaz、前記積分期間t1での積分定数をＣ１・Ｒ１
としたとき、 taz／Ｃaz・Ｒaz＝t1／Ｃ１・Ｒ１ となるよう構成した。第６の発明は、第１乃至第５の発
明において、前記第２積分の後に積分定数を１／ｎに減
少させ前記第２積分と同じ極性で前記基準電圧に対応す
る電荷を蓄積する副第２積分手段と、該副第２積分の後
に積分定数を元に戻して前記副第２積分と逆極性で前記
基準電圧に対応する電荷を前記第２の所定値まで蓄積す
る第３積分手段と、変換ディジタル値を少なくとも前記
ｎと前記第２積分期間のカウント値と前記第３積分のカ
ウント値とに基づいて得る手段と、を有するよう構成し
た。
【００１１】
【発明の実施の形態】［第１の実施の形態］図１は本発
明の第１の実施の形態のＡ／Ｄ変換器の構成を示す回路
図である。図１０に示したものと同じものについては同
じ符号を付した。本実施の形態では、コンデンサＣ１を
比較器６の両入力端子間に接続し、またこのコンデンサ
Ｃ１を演算増幅器５の反転入力端子と出力間に正逆切替
接続するためのスイッチＳ４〜Ｓ７を設け、さらに比較
器６を演算増幅器として機能させるためのスイッチＳ
８、Ｓ９、および帰還コンデンサＣｐを設ける。なお、
入力端子２には基準電圧Vrefに対応した電圧Ｖｒ（後記
する）を印加する。
明の第１の実施の形態のＡ／Ｄ変換器の構成を示す回路
図である。図１０に示したものと同じものについては同
じ符号を付した。本実施の形態では、コンデンサＣ１を
比較器６の両入力端子間に接続し、またこのコンデンサ
Ｃ１を演算増幅器５の反転入力端子と出力間に正逆切替
接続するためのスイッチＳ４〜Ｓ７を設け、さらに比較
器６を演算増幅器として機能させるためのスイッチＳ
８、Ｓ９、および帰還コンデンサＣｐを設ける。なお、
入力端子２には基準電圧Vrefに対応した電圧Ｖｒ（後記
する）を印加する。
【００１２】さて、基準電圧VrefがVref＜０で、入力電
圧VinがVin＞０のときは、Ａ／Ｄ変換動作は次の手順で
行う。図２はこの動作を説明するための図である。
圧VinがVin＞０のときは、Ａ／Ｄ変換動作は次の手順で
行う。図２はこの動作を説明するための図である。
【００１３】（１）．ゼロ積分（ＺＩ）（第１オフセッ
ト積分） スイッチＳ３，Ｓ６〜Ｓ９をオンし、他のスイッチをオ
フする。このときは、入力電圧が接地電圧（０Ｖ）とな
り、図３の「ＺＩ」に示す接続状態となって、比較器６
が演算増幅器として機能して、そのオフセット電圧Vcom
pがコンデンサＣ１に充電される。すなわち、コンデン
サＣ１の電圧Ｖｃが、 Ｖｃ＝ Vcomp ・・・（１） となる。この電圧Vcompが比較器６の比較基準電圧（反
転入力端子−の電圧）となる。
ト積分） スイッチＳ３，Ｓ６〜Ｓ９をオンし、他のスイッチをオ
フする。このときは、入力電圧が接地電圧（０Ｖ）とな
り、図３の「ＺＩ」に示す接続状態となって、比較器６
が演算増幅器として機能して、そのオフセット電圧Vcom
pがコンデンサＣ１に充電される。すなわち、コンデン
サＣ１の電圧Ｖｃが、 Ｖｃ＝ Vcomp ・・・（１） となる。この電圧Vcompが比較器６の比較基準電圧（反
転入力端子−の電圧）となる。
【００１４】（２）．オートゼロ（ＡＺ）（第２オフセ
ット積分） スイッチＳ３，Ｓ５，Ｓ６をオンし、他のスイッチをオ
フする。このときは、入力電圧が接地電圧（０Ｖ）とな
り、コンデンサＣ１が逆極性で接続されて、図３の「Ａ
Ｚ」に示す接続状態となる。コンデンサＣ１の容量を
Ｃ、抵抗Ｒ１の値をＲとし、バッファ３のオフセット電
圧をVbuf、演算増幅器５のオフセット電圧をVintとする
と、そのコンデンサＣ１の電圧Ｖｃ（比較器６の非反転
入力端子＋の電圧）は、 Ｖｃ＝ Vcomp＋（taz／CR)(Vbuf−Vint） ・・・（２） となる。tazはスイッチＳ３，Ｓ５，Ｓ６が同時にオン
している期間である。このようにして、コンデンサＣ１
には一定期間tazの間、バッファ３、演算増幅器５，比
較器６のオフセット電圧が充電される。
ット積分） スイッチＳ３，Ｓ５，Ｓ６をオンし、他のスイッチをオ
フする。このときは、入力電圧が接地電圧（０Ｖ）とな
り、コンデンサＣ１が逆極性で接続されて、図３の「Ａ
Ｚ」に示す接続状態となる。コンデンサＣ１の容量を
Ｃ、抵抗Ｒ１の値をＲとし、バッファ３のオフセット電
圧をVbuf、演算増幅器５のオフセット電圧をVintとする
と、そのコンデンサＣ１の電圧Ｖｃ（比較器６の非反転
入力端子＋の電圧）は、 Ｖｃ＝ Vcomp＋（taz／CR)(Vbuf−Vint） ・・・（２） となる。tazはスイッチＳ３，Ｓ５，Ｓ６が同時にオン
している期間である。このようにして、コンデンサＣ１
には一定期間tazの間、バッファ３、演算増幅器５，比
較器６のオフセット電圧が充電される。
【００１５】（３）．第１積分（ＩＮＴ） スイッチＳ１，Ｓ４，Ｓ７をオンし、他のスイッチをオ
フする。このときは入力電圧Vinが入力し、コンデンサ
Ｃ１が正極状態に接続され、図３の「ＩＮＴ」に示す接
続状態になる。この状態で予め決めた一定期間t1だけ積
分を行う。このときの入力電圧VinはVin＞０であるの
で、コンデンサＣ１の電圧Ｖｃは、 Ｖｃ＝ Vcomp ＋（taz／CR)(Vbuf−Vint） −（t1／CR)(Vin＋Vbuf−Vint） ・・・（３） となる。ここで、taz ＝ t1とすると、 Ｖｃ＝ Vcomp −（t1／CR）Vin ・・・（４） となる。
フする。このときは入力電圧Vinが入力し、コンデンサ
Ｃ１が正極状態に接続され、図３の「ＩＮＴ」に示す接
続状態になる。この状態で予め決めた一定期間t1だけ積
分を行う。このときの入力電圧VinはVin＞０であるの
で、コンデンサＣ１の電圧Ｖｃは、 Ｖｃ＝ Vcomp ＋（taz／CR)(Vbuf−Vint） −（t1／CR)(Vin＋Vbuf−Vint） ・・・（３） となる。ここで、taz ＝ t1とすると、 Ｖｃ＝ Vcomp −（t1／CR）Vin ・・・（４） となる。
【００１６】（４）．第２積分（ＩＮＴ２） スイッチＳ２，Ｓ４，Ｓ７をオンし、他のスイッチをオ
フする。このときは、基準電圧Vrefが入力し、図３の
「ＩＮＴ２」に示す接続状態になる。この状態で、コン
デンサＣ１に第１積分時で蓄積された電荷が電圧Vrefの
レベルに対応した一定の傾斜で逆積分される。このと
き、逆積分用として端子２に入力される電圧は、オフセ
ット電圧Vbuf、Vintを考慮した次の式（５）に示す電圧
Ｖｒである。 Ｖｒ＝ Vref −（Vbuf−Vint） ・・・（５） よって、コンデンサＣ１の電圧Ｖｃは、 Ｖｃ＝ Vcomp −（t1／CR）Vin −（t2／CR）{Ｖｒ＋（Vbuf−Vint）} ＝ Vcomp −（t1／CR）Vin −（t2／CR）Vref ・・・（６） となる。
フする。このときは、基準電圧Vrefが入力し、図３の
「ＩＮＴ２」に示す接続状態になる。この状態で、コン
デンサＣ１に第１積分時で蓄積された電荷が電圧Vrefの
レベルに対応した一定の傾斜で逆積分される。このと
き、逆積分用として端子２に入力される電圧は、オフセ
ット電圧Vbuf、Vintを考慮した次の式（５）に示す電圧
Ｖｒである。 Ｖｒ＝ Vref −（Vbuf−Vint） ・・・（５） よって、コンデンサＣ１の電圧Ｖｃは、 Ｖｃ＝ Vcomp −（t1／CR）Vin −（t2／CR）{Ｖｒ＋（Vbuf−Vint）} ＝ Vcomp −（t1／CR）Vin −（t2／CR）Vref ・・・（６） となる。
【００１７】この逆積分時間t2をカウンタでカウントす
ることにより、入力電圧Vinがディジタル値に変換され
る。この時間t2は、 Ｖｃ＝ Vcomp −（t1／CR）Vin −（t2／CR）Vref ＝ Vcomp ・・・（７） のときの時間であるから、 Vin ＝ −Vref・t2／t1 ＝ Ｋ・t2 ・・・（８） により、求められる。Ｋ＝ −Vref／t1である。
ることにより、入力電圧Vinがディジタル値に変換され
る。この時間t2は、 Ｖｃ＝ Vcomp −（t1／CR）Vin −（t2／CR）Vref ＝ Vcomp ・・・（７） のときの時間であるから、 Vin ＝ −Vref・t2／t1 ＝ Ｋ・t2 ・・・（８） により、求められる。Ｋ＝ −Vref／t1である。
【００１８】以上のように、入力電圧は、バッファ３、
演算増幅器５、比較器６のオフセット電圧Vbuf、Vint、
Vcompの影響を受けることなく、また当然ながら積分定
数CRの影響も受けることなく、逆積分時間t2によって表
されるので、その時間t2をカウンタ等のカウント手段で
カウントするすることにより、そのカウント値Ｎのディ
ジタル値にＡ／Ｄ変換される。
演算増幅器５、比較器６のオフセット電圧Vbuf、Vint、
Vcompの影響を受けることなく、また当然ながら積分定
数CRの影響も受けることなく、逆積分時間t2によって表
されるので、その時間t2をカウンタ等のカウント手段で
カウントするすることにより、そのカウント値Ｎのディ
ジタル値にＡ／Ｄ変換される。
【００１９】なお、上記説明は、Vref＜０、Vin＞０の
ときの動作であったが、Vref＜０で、Vin＜０のとき
は、図４に示すように、第２積分のときに、コンデンサ
Ｃ１を反対に接続するように、スイッチＳ５，Ｓ６をオ
ンし、Ｓ４，Ｓ７はオフする。さらに、Vref＞０、Vin
＞０のときは、図５に示すように、同様にスイッチＳ
５，Ｓ６をオンし、Ｓ４，Ｓ７はオフする。さらに、Vr
ef＞０、Vin＜０のときは、図６に示すように、スイッ
チＳ４，Ｓ７をオンし、Ｓ５，Ｓ６はオフする。すなわ
ち、第２積分時には、Vrefが負でVinが正の場合はコン
デンサＣ１をそのままとし、Vrefが負でVinが負の場合
は逆接続する。また、Vrefが正でVinが正のときはコン
デンサＣ１を逆接続し、Vrefが正でVinが負の場合はそ
のままとする。
ときの動作であったが、Vref＜０で、Vin＜０のとき
は、図４に示すように、第２積分のときに、コンデンサ
Ｃ１を反対に接続するように、スイッチＳ５，Ｓ６をオ
ンし、Ｓ４，Ｓ７はオフする。さらに、Vref＞０、Vin
＞０のときは、図５に示すように、同様にスイッチＳ
５，Ｓ６をオンし、Ｓ４，Ｓ７はオフする。さらに、Vr
ef＞０、Vin＜０のときは、図６に示すように、スイッ
チＳ４，Ｓ７をオンし、Ｓ５，Ｓ６はオフする。すなわ
ち、第２積分時には、Vrefが負でVinが正の場合はコン
デンサＣ１をそのままとし、Vrefが負でVinが負の場合
は逆接続する。また、Vrefが正でVinが正のときはコン
デンサＣ１を逆接続し、Vrefが正でVinが負の場合はそ
のままとする。
【００２０】［第２の実施の形態］ところで、上記した
第１の実施の形態のＡ／Ｄ変換器では、第２積分期間t2
に発生するクロック数をカウンタでカウントする際に、
第２積分期間t2の開始点は、スイッチの切替タイミング
とカウンタに入力するクロックのトリガエッジ（カウン
タをトリガするエッジ）とを同期させることによりカウ
ント誤差をなくすことができるが、その時間t2の終了時
については、比較器６の出力が反転した後の最初のカウ
ント値をその終了時のカウント値とするので、そこには
１カウント未満の電圧に対応する誤差が含まれることに
なる。
第１の実施の形態のＡ／Ｄ変換器では、第２積分期間t2
に発生するクロック数をカウンタでカウントする際に、
第２積分期間t2の開始点は、スイッチの切替タイミング
とカウンタに入力するクロックのトリガエッジ（カウン
タをトリガするエッジ）とを同期させることによりカウ
ント誤差をなくすことができるが、その時間t2の終了時
については、比較器６の出力が反転した後の最初のカウ
ント値をその終了時のカウント値とするので、そこには
１カウント未満の電圧に対応する誤差が含まれることに
なる。
【００２１】そこで、第２の実施の形態では、この１カ
ウント分未満の誤差を低減するようにしたものである。
図７はその第２の実施の形態のＡ／Ｄ変換器の構成を示
す回路図である。ここでは、積分回路４’の抵抗をＲ
２，Ｒ３とする。Ｒ２＋Ｒ３＝Ｒであり、また、Ｒ２／
（Ｒ２＋Ｒ３）＝１／ｎである。また、スイッチＳ１０
〜Ｓ１２を追加し、抵抗Ｒ２のみ、又はＲ２とＲ３の直
列接続の一方が選択されるようにした。バッファ３は電
圧ホロワとなるよう接続している。
ウント分未満の誤差を低減するようにしたものである。
図７はその第２の実施の形態のＡ／Ｄ変換器の構成を示
す回路図である。ここでは、積分回路４’の抵抗をＲ
２，Ｒ３とする。Ｒ２＋Ｒ３＝Ｒであり、また、Ｒ２／
（Ｒ２＋Ｒ３）＝１／ｎである。また、スイッチＳ１０
〜Ｓ１２を追加し、抵抗Ｒ２のみ、又はＲ２とＲ３の直
列接続の一方が選択されるようにした。バッファ３は電
圧ホロワとなるよう接続している。
【００２２】さて、第１の実施の形態での説明と同様
に、Vref＜０、Vin＞０のときは、以下の手順で変換動
作を行う。
に、Vref＜０、Vin＞０のときは、以下の手順で変換動
作を行う。
【００２３】（１）．ゼロ積分（ＺＩ）、オートゼロ
（ＡＺ）、第１積分（ＩＮＴ）、第２積分（ＩＮＴ２） この期間において、スイッチＳ１０がオン、スイッチＳ
１１，Ｓ１２がオフするので、前記した図２、図３に示
した動作と全く同じ動作がおこなわれる。このときは、
Ｒ＝Ｒ２＋Ｒ３となる。したがって、第２積分で得られ
た時間t2のカウント値Ｎ１が入力電圧Vinのディジタル
値となる。
（ＡＺ）、第１積分（ＩＮＴ）、第２積分（ＩＮＴ２） この期間において、スイッチＳ１０がオン、スイッチＳ
１１，Ｓ１２がオフするので、前記した図２、図３に示
した動作と全く同じ動作がおこなわれる。このときは、
Ｒ＝Ｒ２＋Ｒ３となる。したがって、第２積分で得られ
た時間t2のカウント値Ｎ１が入力電圧Vinのディジタル
値となる。
【００２４】（２）．副第２積分（ＩＮＴ２’） このときは、一定時間t3だけ、スイッチＳ１０をオフ
し、スイッチＳ１１，Ｓ１２をオンする。他のスイッチ
は第２積分（ＩＮＴ２）のときと同じである。この結
果、抵抗がＲ２（＝Ｒ／ｎ）のみになって、積分定数が
CR／ｎとなり、急峻な傾斜で基準電圧Vrefに対応する電
圧Ｖｒの積分が行われる。このときの時間t3中での積分
電圧の変化幅は、前記した誤差電圧をVerとすると、ｎ
倍した内容（ｎ・Ver）を表すものとなる。
し、スイッチＳ１１，Ｓ１２をオンする。他のスイッチ
は第２積分（ＩＮＴ２）のときと同じである。この結
果、抵抗がＲ２（＝Ｒ／ｎ）のみになって、積分定数が
CR／ｎとなり、急峻な傾斜で基準電圧Vrefに対応する電
圧Ｖｒの積分が行われる。このときの時間t3中での積分
電圧の変化幅は、前記した誤差電圧をVerとすると、ｎ
倍した内容（ｎ・Ver）を表すものとなる。
【００２５】（３）．第３積分（ＩＮＴ３） このときは、スイッチＳ５，Ｓ６をオンし、Ｓ４，Ｓ７
をオフして、コンデンサＣ１を切り替え、かつ抵抗Ｒ
２，Ｒ３が接続されるようスイッチＳ１０をオン、スイ
ッチＳ１１，Ｓ１２をオフして、電圧ＶｃがVcompを横
切るまで積分定数をCRとして積分を行う。この積分時間
t4のカウント値をＮ２とすると、Ｎ２＝ｎ・Verであ
る。したがって、入力電圧Vinのディジタル値Ｎは、 Ｎ＝ｎ・Ｎ１−Ｎ２ ・・・（９） で表され、前記誤差Verが補正されて少なくなる。すな
わち、クロックの周波数を高くすることなく、Ａ／Ｄ変
換の分解能を高くすることができる。
をオフして、コンデンサＣ１を切り替え、かつ抵抗Ｒ
２，Ｒ３が接続されるようスイッチＳ１０をオン、スイ
ッチＳ１１，Ｓ１２をオフして、電圧ＶｃがVcompを横
切るまで積分定数をCRとして積分を行う。この積分時間
t4のカウント値をＮ２とすると、Ｎ２＝ｎ・Verであ
る。したがって、入力電圧Vinのディジタル値Ｎは、 Ｎ＝ｎ・Ｎ１−Ｎ２ ・・・（９） で表され、前記誤差Verが補正されて少なくなる。すな
わち、クロックの周波数を高くすることなく、Ａ／Ｄ変
換の分解能を高くすることができる。
【００２６】ここで、副第２積分（ＩＮＴ２’）は一定
の時間積分を行うので、その時間をカウントするカウン
タのクロックカウント開始点、終了点のいずれもクロッ
クのトリガエッジにあわせることができる。ところが、
第３積分（ＩＮＴ３）では、開始点はクロックのトリガ
エッジにあわせることができるものの、終了点ではやは
り１クロック未満分の誤差が現れてしまう。そこで、次
に進む。
の時間積分を行うので、その時間をカウントするカウン
タのクロックカウント開始点、終了点のいずれもクロッ
クのトリガエッジにあわせることができる。ところが、
第３積分（ＩＮＴ３）では、開始点はクロックのトリガ
エッジにあわせることができるものの、終了点ではやは
り１クロック未満分の誤差が現れてしまう。そこで、次
に進む。
【００２７】（４）．副第３積分（ＩＮＴ３） このときは、スイッチＳ５，Ｓ６をオンし、Ｓ４，Ｓ７
をオフして、コンデンサＣ１を第３積分（ＩＮＴ３）の
ときと同じ接続状態にしたままで、抵抗Ｒ２のみが接続
されるようスイッチＳ１０をオフし、スイッチＳ１１，
Ｓ１２をオンして、電圧Ｖｒを一定時間t3だけ積分す
る。このときも積分定数はCR／ｎとなり、急峻な傾斜で
積分が行われる。
をオフして、コンデンサＣ１を第３積分（ＩＮＴ３）の
ときと同じ接続状態にしたままで、抵抗Ｒ２のみが接続
されるようスイッチＳ１０をオフし、スイッチＳ１１，
Ｓ１２をオンして、電圧Ｖｒを一定時間t3だけ積分す
る。このときも積分定数はCR／ｎとなり、急峻な傾斜で
積分が行われる。
【００２８】（５）．第４積分（ＩＮＴ４） このときは、スイッチＳ５，Ｓ６をオフし、Ｓ４，Ｓ７
をオンして、コンデンサＣ１を切り替えて、かつ抵抗Ｒ
２，Ｒ３が接続されるようスイッチＳ１０をオン、スイ
ッチＳ１１，Ｓ１２をオフして、電圧ＶｃがVcompを横
切るまで積分定数をCRとして電圧Ｖｒの積分を行う。こ
の積分時間t5のカウント値をＮ３とすると、入力電圧Vi
nのディジタル値Ｎは、 Ｎ＝ｎ2・Ｎ１−ｎ・Ｎ２＋Ｎ３ ・・・（１０） で表され、前記誤差がさらに少なくなる。
をオンして、コンデンサＣ１を切り替えて、かつ抵抗Ｒ
２，Ｒ３が接続されるようスイッチＳ１０をオン、スイ
ッチＳ１１，Ｓ１２をオフして、電圧ＶｃがVcompを横
切るまで積分定数をCRとして電圧Ｖｒの積分を行う。こ
の積分時間t5のカウント値をＮ３とすると、入力電圧Vi
nのディジタル値Ｎは、 Ｎ＝ｎ2・Ｎ１−ｎ・Ｎ２＋Ｎ３ ・・・（１０） で表され、前記誤差がさらに少なくなる。
【００２９】図９は図７に示した回路を用いて、Vref＜
０で、Vin＜０の場合の入力信号を入力したときの動作
説明図である。この場合は、第２積分（ＩＮＴ２）以降
におけるコンデンサＣ１の接続状態が逆になっている以
外は、図８で説明した内容と同じである。
０で、Vin＜０の場合の入力信号を入力したときの動作
説明図である。この場合は、第２積分（ＩＮＴ２）以降
におけるコンデンサＣ１の接続状態が逆になっている以
外は、図８で説明した内容と同じである。
【００３０】［その他の実施の形態］第２の実施の形態
の内容は、積分サイクルが３回（誤差補正用積分サイク
ルは２回）の場合であるが、積分サイクルを４回以上繰
り返すことにより、変換誤差をより少なくすることがで
き、より分解能を高くさせることができる。
の内容は、積分サイクルが３回（誤差補正用積分サイク
ルは２回）の場合であるが、積分サイクルを４回以上繰
り返すことにより、変換誤差をより少なくすることがで
き、より分解能を高くさせることができる。
【００３１】第２の実施の形態において、誤差補正用積
分サイクル中の誤差拡大用の積分定数を前記したように
毎回CR／ｎで行い、積分サイクルをｍ回繰り返すとき
は、変換ディジタル値Ｎは、 Ｎ＝Σ（ｊ＝２〜ｍ）｛（−１）j・Ｎj+2・ｎm-j｝ ・・・（１１） で表すことができる。Σ（ｊ＝２〜ｍ）はｊ＝２からｊ
＝ｍまで加算することである。
分サイクル中の誤差拡大用の積分定数を前記したように
毎回CR／ｎで行い、積分サイクルをｍ回繰り返すとき
は、変換ディジタル値Ｎは、 Ｎ＝Σ（ｊ＝２〜ｍ）｛（−１）j・Ｎj+2・ｎm-j｝ ・・・（１１） で表すことができる。Σ（ｊ＝２〜ｍ）はｊ＝２からｊ
＝ｍまで加算することである。
【００３２】より一般化して、誤差拡大用の積分定数を
CR／ｎに固定することなく、毎回変化させるときは、積
分サイクルがｍ回のときの変換ディジタル値Ｎは、 Ｎ＝Σ（ｊ＝２〜ｍ）｛（−１）j・Ｎj+2・Π（ｋ＝２〜ｊ）ｎk｝ ・・・（１２） と表すことができる。Π（ｋ＝２〜ｊ）はｋ＝２からｋ
＝ｊまで積算することである。
CR／ｎに固定することなく、毎回変化させるときは、積
分サイクルがｍ回のときの変換ディジタル値Ｎは、 Ｎ＝Σ（ｊ＝２〜ｍ）｛（−１）j・Ｎj+2・Π（ｋ＝２〜ｊ）ｎk｝ ・・・（１２） と表すことができる。Π（ｋ＝２〜ｊ）はｋ＝２からｋ
＝ｊまで積算することである。
【００３３】また、上記積分サイクルの回数ｍは、要求
される分解能が予め判明している場合には、その分解能
が得られる回数よりも＋１回だけその回数を増せばよ
い。
される分解能が予め判明している場合には、その分解能
が得られる回数よりも＋１回だけその回数を増せばよ
い。
【００３４】また、積分定数を、オートゼロ期間（Ａ
Ｚ）のtazと第１積分（ＩＮＴ）の期間t1の関係で次の
式で表されるように設定するときは、そのtazとt1を同
一にする必要はない。 taz／（Ｃaz・Ｒaz）＝t1／（C1・R1） ・・・（１３） Ｃaz・Ｒazはオートゼロ期間（ＡＺ）での積分定数、C1
・R1は第１積分期間（ＩＮＴ）での積分定数である。C1
・R1は後の積分サイクルでも使用する。
Ｚ）のtazと第１積分（ＩＮＴ）の期間t1の関係で次の
式で表されるように設定するときは、そのtazとt1を同
一にする必要はない。 taz／（Ｃaz・Ｒaz）＝t1／（C1・R1） ・・・（１３） Ｃaz・Ｒazはオートゼロ期間（ＡＺ）での積分定数、C1
・R1は第１積分期間（ＩＮＴ）での積分定数である。C1
・R1は後の積分サイクルでも使用する。
【００３５】
【発明の効果】以上から第１〜５の発明によれば、オフ
セットキャンセル用の特別のコンデンサを使用すること
なく、演算増幅器が持っているオフセットをキャンセル
することができる。また、第６の発明によれば、Ａ／Ｄ
変換の分解能をクロック周波数を高くすることなく向上
させることができる。
セットキャンセル用の特別のコンデンサを使用すること
なく、演算増幅器が持っているオフセットをキャンセル
することができる。また、第６の発明によれば、Ａ／Ｄ
変換の分解能をクロック周波数を高くすることなく向上
させることができる。
【図１】 第１の実施の形態の積分型Ａ／Ｄ変換器の回
路図である。
路図である。
【図２】 図１のＡ／Ｄ変換器において、Vref＜０，Vi
n＞０のときの動作説明図である。
n＞０のときの動作説明図である。
【図３】 図２の動作時の各切替状態での接続関係を示
す回路図である。
す回路図である。
【図４】 図１のＡ／Ｄ変換器において、Vref＜０，Vi
n＜０のときの動作説明図である。
n＜０のときの動作説明図である。
【図５】 図１のＡ／Ｄ変換器において、Vref＞０，Vi
n＞０のときの動作説明図である。
n＞０のときの動作説明図である。
【図６】 図１のＡ／Ｄ変換器において、Vref＞０，
Vin＜０のときの動作説明図である。
Vin＜０のときの動作説明図である。
【図７】 第２の実施の形態の積分型Ａ／Ｄ変換器の回
路図である。
路図である。
【図８】 図７のＡ／Ｄ変換器において、Vref＜０，Vi
n＞０のときの動作説明図である。
n＞０のときの動作説明図である。
【図９】 図７のＡ／Ｄ変換器において、Vref＜０，Vi
n＜０のときの動作説明図である。
n＜０のときの動作説明図である。
【図１０】 従来の積分型Ａ／Ｄ変換器の回路図であ
る。
る。
【図１１】 図１０の動作説明図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小川 洋 東京都豊島区西池袋１丁目17番10号 株式 会社エヌ・ジェイ・アールセミコンダクタ 内
Claims (6)
- 【請求項１】入力電圧を印加することにより第１の所定
値から所定時間だけコンデンサに電荷を蓄積する第１積
分手段と、基準電圧に対応する電圧を印加することによ
り前記コンデンサに前記第１積分で得られた積分電圧を
第２の所定値まで逆積分する第２積分手段と、該第２積
分の終了点を比較器で検出し該第２積分の期間のカウン
ト値をディジタル値として得るカウント手段とを具備す
る積分型Ａ／Ｄ変換器において、 前記比較器を演算増幅器として動作させ、前記第１積分
に先だって前記比較器のオフセット電圧に対応する電荷
を前記第２の所定値まで前記コンデンサに蓄積する第１
オフセット積分手段を設けたことを特徴とする積分型Ａ
／Ｄ変換器。 - 【請求項２】入力電圧を印加することにより第１の所定
値から所定時間だけコンデンサに電荷を蓄積する第１積
分手段と、基準電圧に対応する電圧を印加することによ
り前記コンデンサに前記第１積分で得られた積分電圧を
第２の所定値まで逆積分する第２積分手段と、該第２積
分の期間のカウント値をディジタル値として得るカウン
ト手段とを具備する積分型Ａ／Ｄ変換器において、 前記コンデンサに電荷を蓄積する回路として演算増幅器
を使用し、前記第１積分に先だって該演算増幅器のオフ
セット電圧に対応する電荷を前記第１の所定値まで前記
コンデンサに蓄積する第２オフセット積分手段を設けた
ことを特徴とする積分型Ａ／Ｄ変換器。 - 【請求項３】前記演算増幅器の前段にバッファを設け、
前記第２オフセット積分手段が、該バッファのオフセッ
ト電圧と前記演算増幅器のオフセット電圧の合算値に対
応する電荷を、前記第１の所定値まで蓄積するようにし
たことを特徴とする請求項２に記載の積分型Ａ／Ｄ変換
器。 - 【請求項４】入力電圧を印加することにより第１の所定
値から所定時間だけコンデンサに電荷を蓄積する第１積
分手段と、基準電圧に対応する電圧を印加することによ
り前記コンデンサに前記第１積分で得られた積分電圧を
第２の所定値まで逆積分する第２積分手段と、該第２積
分の終了点を比較器で検出して該第２積分の期間のカウ
ント値をディジタル値として得るカウント手段とを具備
する積分型Ａ／Ｄ変換器において、 前記コンデンサに電荷を蓄積する回路として演算増幅器
を使用し、請求項１の第１オフセット積分手段と請求項
２又は３の第２オフセット積分手段を設け、前記第１の
所定値を前記第１オフセット積分手段で蓄積された電荷
に前記第２オフセット積分手段で蓄積された電荷を合算
した値としたことを特徴とする積分型Ａ／Ｄ変換器。 - 【請求項５】前記第２オフセット積分手段の積分期間を
taz、前記第１積分期間をt1とし、前記積分期間tazでの
積分定数をＣaz・Ｒaz、前記積分期間t1での積分定数を
Ｃ１・Ｒ１としたとき、 taz／Ｃaz・Ｒaz＝t1／Ｃ１・Ｒ１ としたことを特徴とする請求項２乃至４に記載の積分型
Ａ／Ｄ変換器。 - 【請求項６】前記第２積分の後に積分定数を１／ｎに減
少させ前記第２積分と同じ極性で前記基準電圧に対応す
る電荷を蓄積する副第２積分手段と、該副第２積分の後
に積分定数を元に戻して前記副第２積分と逆極性で前記
基準電圧に対応する電荷を前記第２の所定値まで蓄積す
る第３積分手段と、変換ディジタル値を少なくとも前記
ｎと前記第２積分期間のカウント値と前記第３積分のカ
ウント値とに基づいて得る手段と、を有することを特徴
とする請求項１乃至５に記載の積分型Ａ／Ｄ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33480997A JP3777488B2 (ja) | 1997-11-20 | 1997-11-20 | 積分型ａ／ｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33480997A JP3777488B2 (ja) | 1997-11-20 | 1997-11-20 | 積分型ａ／ｄ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11154869A true JPH11154869A (ja) | 1999-06-08 |
| JP3777488B2 JP3777488B2 (ja) | 2006-05-24 |
Family
ID=18281470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33480997A Expired - Fee Related JP3777488B2 (ja) | 1997-11-20 | 1997-11-20 | 積分型ａ／ｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3777488B2 (ja) |
-
1997
- 1997-11-20 JP JP33480997A patent/JP3777488B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3777488B2 (ja) | 2006-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0540052B1 (en) | Ripple-free phase detector using two sample-and-hold circuits | |
| US4243975A (en) | Analog-to-digital converter | |
| US5302869A (en) | Voltage comparator and subranging A/D converter including such voltage comparator | |
| JPH0311038B2 (ja) | ||
| JPS6159569B2 (ja) | ||
| JP3777488B2 (ja) | 積分型ａ／ｄ変換器 | |
| JPS6218095B2 (ja) | ||
| JP3312763B2 (ja) | 電圧印加電流測定回路 | |
| US6697002B2 (en) | Low-pass filter | |
| JPH05243857A (ja) | オフセット不感型スイッチトキャパシタ増幅回路 | |
| JPS62185174A (ja) | 電子式電力量計 | |
| JP3178930B2 (ja) | 二重積分型ａ／ｄ変換器 | |
| JP2776058B2 (ja) | サンプルホールド回路 | |
| JP3703387B2 (ja) | サンプル＆ホールド回路 | |
| JPS5950612A (ja) | Ａ−ｄ変換器 | |
| JPH0918290A (ja) | スイッチトキャパシタ回路 | |
| JP3144154B2 (ja) | サンプルホールド回路 | |
| JP2976452B2 (ja) | 帰還形パルス幅変調回路 | |
| JPH11153632A (ja) | 抵抗測定装置 | |
| JPH09205367A (ja) | 積分型ａ／ｄ変換方法 | |
| JPS623615B2 (ja) | ||
| JP2513051B2 (ja) | サンプルホ―ルド回路 | |
| JPH0374324B2 (ja) | ||
| JPH0427223Y2 (ja) | ||
| JPS63196115A (ja) | 遅延時間制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051115 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060215 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140310 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |