JPS61234145A - 汎用インタ−フエ−ス通信装置 - Google Patents
汎用インタ−フエ−ス通信装置Info
- Publication number
- JPS61234145A JPS61234145A JP60075916A JP7591685A JPS61234145A JP S61234145 A JPS61234145 A JP S61234145A JP 60075916 A JP60075916 A JP 60075916A JP 7591685 A JP7591685 A JP 7591685A JP S61234145 A JPS61234145 A JP S61234145A
- Authority
- JP
- Japan
- Prior art keywords
- data
- purpose interface
- gpib
- general
- printer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Small-Scale Networks (AREA)
- Information Transfer Between Computers (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、ＧＰＩＢ等の汎用インターフェースによりデ
ータ通信を行う汎用インターフェース通信装置に関する
ものである６ 〔従来技術〕 データ処理、通信等の分野において、各種装置の接続を
可能とするために、データ入出力の標準化がなされてい
る。この代表的なものにＩＥＥＥ−４８８で定められた
ＧＰＩＢがあり、汎用インターフェースとして良く知ら
れている。
ータ通信を行う汎用インターフェース通信装置に関する
ものである６ 〔従来技術〕 データ処理、通信等の分野において、各種装置の接続を
可能とするために、データ入出力の標準化がなされてい
る。この代表的なものにＩＥＥＥ−４８８で定められた
ＧＰＩＢがあり、汎用インターフェースとして良く知ら
れている。
このＧＰＩＥはＧＰＩＥインターフェースをもって結合
した各端末間の通信時、データ処理速度の遅い端末のデ
ータスピードに合わせた通信を行うのが特徴である。こ
れによりＧＰＩＢで結合した異速度端末間の自由な通信
が約束されている。しかしながらＧＰＩＢ上ではデータ
レートの遅い端末がＧＰＩＢを使用している時には、そ
の通信が終了するまで前記端末の相手の端末は他の目的
にＧＰＩＢを使用出来なくなる場合が多い。
した各端末間の通信時、データ処理速度の遅い端末のデ
ータスピードに合わせた通信を行うのが特徴である。こ
れによりＧＰＩＢで結合した異速度端末間の自由な通信
が約束されている。しかしながらＧＰＩＢ上ではデータ
レートの遅い端末がＧＰＩＢを使用している時には、そ
の通信が終了するまで前記端末の相手の端末は他の目的
にＧＰＩＢを使用出来なくなる場合が多い。
例えば第１図は一般的な従来のＧＰＩＢのシステムであ
る。１−ａはパーソナルコンピュータ等のデータ処理装
置であり、ｉ−ｂはデータ処理装置１−ａのデータ処理
に必要なデータを記憶するためのハードディスク等のデ
ータ記憶装置である。１−Ｃはプリンタであり１ライン
分程度のキャラクタデータを記憶するバッファメモリ等
を有するものである。データ処理装置１−ａはデータ記
憶装置１−ｂよりＧＰＩＢＩ−ｄを介して必要なデータ
を取り込み、処理を加えた後ＧＰＩＢ１−ｄを介してプ
リンタ１−ｃに出力しようとする。しかしながらプリン
タ１−ｃのデータ処理スピードが遅いと、データ処理装
置１−ａは待ち状態が長くなり他の目的でＧＰＩＢＩ−
ｄを使用出来ない時間も長くなる。また、高価なものを
除いてプリンタは一般にデータ処理速度が遅く、一般的
な市販品を使用する際に、上述のような問題を解決する
手段はなかった。
る。１−ａはパーソナルコンピュータ等のデータ処理装
置であり、ｉ−ｂはデータ処理装置１−ａのデータ処理
に必要なデータを記憶するためのハードディスク等のデ
ータ記憶装置である。１−Ｃはプリンタであり１ライン
分程度のキャラクタデータを記憶するバッファメモリ等
を有するものである。データ処理装置１−ａはデータ記
憶装置１−ｂよりＧＰＩＢＩ−ｄを介して必要なデータ
を取り込み、処理を加えた後ＧＰＩＢ１−ｄを介してプ
リンタ１−ｃに出力しようとする。しかしながらプリン
タ１−ｃのデータ処理スピードが遅いと、データ処理装
置１−ａは待ち状態が長くなり他の目的でＧＰＩＢＩ−
ｄを使用出来ない時間も長くなる。また、高価なものを
除いてプリンタは一般にデータ処理速度が遅く、一般的
な市販品を使用する際に、上述のような問題を解決する
手段はなかった。
また、ＧＰＩＢインター！エース用端子が備えられてい
る装置間でもメーカの相異等により、ＧＰＩＢ上での通
信方式が多少異なる等の場合。
る装置間でもメーカの相異等により、ＧＰＩＢ上での通
信方式が多少異なる等の場合。
ＷＳ１図示の構成ではＧＰＩＢ上での通信が達成出来な
いこともあった。
いこともあった。
むろん上記欠点はＧＰＩＢだけのものではなく、他の汎
用インターフェース（例えばＲ５−２３２−Ｃ等）につ
いて−も同様である。
用インターフェース（例えばＲ５−２３２−Ｃ等）につ
いて−も同様である。
本発明は以上の点に鑑みてなされたもので、汎用インタ
ーフェースを用いたデータ通信において、処理端末間の
通信方式やデータ形式が異っていても、データ通信を可
能とすることを目的とし、詳しくは、第１の汎用インタ
ーフェースと、上記第１の汎用インターフェースより受
信したデータのデータ形式を変換する手段と、上記変換
手段によりデータ変換されたデータを送信する第、
２の汎用インターフェースとを有す゛る汎用インタ
ーフェース通信装置を提供することを目的とする。
ーフェースを用いたデータ通信において、処理端末間の
通信方式やデータ形式が異っていても、データ通信を可
能とすることを目的とし、詳しくは、第１の汎用インタ
ーフェースと、上記第１の汎用インターフェースより受
信したデータのデータ形式を変換する手段と、上記変換
手段によりデータ変換されたデータを送信する第、
２の汎用インターフェースとを有す゛る汎用インタ
ーフェース通信装置を提供することを目的とする。
〈実施例〉
以下本発明を汎用インタフェースとして知られているＧ
ＰＩＢを用い実施例を説明する。
ＰＩＢを用い実施例を説明する。
第２図に本実施例構成の概念図を示す。
２−ａはパーソナルコンピュータ等のデータ処理装置、
２−ｂはハードディスク等のデータ記憶装置、２−Ｃは
プリンタである。ここではプリンタ２−ｃとＧＰＩＢ２
−ｅとの間にデータバッファ２−ｄとサブＧＰＩＢ２−
ｆが挿入されている。データバッファ２−ｄはデータ処
理装置２−ａよりＧＰＩＢ２−ｅを介して転送される一
連のデータをプリンタ２−ｃのかわりに高速で受信し記
憶する一方、記憶したデータをサブＧＰＩＢ２−ｆを介
してプリンタ２−ｃに転送する中継機能を有する。この
データバッファ２−ｄとサブＧＰＩＢ２−ｆにより、デ
ータ処理装置２−ａはプリンタ２−ｃに転送すべきデー
タをデータバッファ２−ｄにプリンタ２−ｃの処理速度
に拘らず高速で転送することができる。従って、即座に
他の目的のためにデ−タ処理装置２−ａはメインＧＰＩ
Ｂ２−ｅを使用出来る。
２−ｂはハードディスク等のデータ記憶装置、２−Ｃは
プリンタである。ここではプリンタ２−ｃとＧＰＩＢ２
−ｅとの間にデータバッファ２−ｄとサブＧＰＩＢ２−
ｆが挿入されている。データバッファ２−ｄはデータ処
理装置２−ａよりＧＰＩＢ２−ｅを介して転送される一
連のデータをプリンタ２−ｃのかわりに高速で受信し記
憶する一方、記憶したデータをサブＧＰＩＢ２−ｆを介
してプリンタ２−ｃに転送する中継機能を有する。この
データバッファ２−ｄとサブＧＰＩＢ２−ｆにより、デ
ータ処理装置２−ａはプリンタ２−ｃに転送すべきデー
タをデータバッファ２−ｄにプリンタ２−ｃの処理速度
に拘らず高速で転送することができる。従って、即座に
他の目的のためにデ−タ処理装置２−ａはメインＧＰＩ
Ｂ２−ｅを使用出来る。
またプリンタ２−ｃが持つＧＰＩＢ上でのデータフォー
マットとデータ処理装置２−ａ、データ記憶装置２−ｂ
が持つＧＰＩＢ上でのデータフォーマットが異なる場合
（メーカが違うなどの理由で発生する）、第１図では通
信不可能なシステムとなるが、第２図の構成ではデータ
バッファ２−ｄがプロトコル変換器あるいはフォーマッ
ト変換器として働くことによって通信可能なシステムと
なる。
マットとデータ処理装置２−ａ、データ記憶装置２−ｂ
が持つＧＰＩＢ上でのデータフォーマットが異なる場合
（メーカが違うなどの理由で発生する）、第１図では通
信不可能なシステムとなるが、第２図の構成ではデータ
バッファ２−ｄがプロトコル変換器あるいはフォーマッ
ト変換器として働くことによって通信可能なシステムと
なる。
第３図にデータバッファ２−ｄの内部ブロック図を示す
、３−ａはＧＰＩＢインタフェース回路で、ＴＩ社のＴ
ＭＳ９９１４Ａ等のＩ、ＳＩである。３−ｂは受信した
データを記憶するためのメモリで、周知のランダムアク
セスメモリＲＡＭで構成され、数ページ分の記憶容量を
有する。３−ｃはＤＭＡ（ダイレクトメモリアクセス）
制御回路であり、周知のＬＳＩである。
、３−ａはＧＰＩＢインタフェース回路で、ＴＩ社のＴ
ＭＳ９９１４Ａ等のＩ、ＳＩである。３−ｂは受信した
データを記憶するためのメモリで、周知のランダムアク
セスメモリＲＡＭで構成され、数ページ分の記憶容量を
有する。３−ｃはＤＭＡ（ダイレクトメモリアクセス）
制御回路であり、周知のＬＳＩである。
これによりインタフェース回路３−ａがＧＰＩＢ２−ｅ
より受信したデータをＤＭＡ制御により高速に内部バス
３−ｋを介してメモリ３−ｂに書き込むことが出来る。
より受信したデータをＤＭＡ制御により高速に内部バス
３−ｋを介してメモリ３−ｂに書き込むことが出来る。
３−ｄはマイクロコンピュータでありインテル社の８０
８５等良く知られているＬＳＩである。３−ｅはマイク
ロコンピュータ３−ｄの動作ためのプログラム格納用リ
ードオンリメモリＲＯＭとワーキングエリア用ＲＡＭで
構成された記憶回路である。３−ｆはインタフェース回
路３−ａと同様のＬＳＩであり、サブＧＰＩＢ２−ｆの
ためのインタフェース回路である。
８５等良く知られているＬＳＩである。３−ｅはマイク
ロコンピュータ３−ｄの動作ためのプログラム格納用リ
ードオンリメモリＲＯＭとワーキングエリア用ＲＡＭで
構成された記憶回路である。３−ｆはインタフェース回
路３−ａと同様のＬＳＩであり、サブＧＰＩＢ２−ｆの
ためのインタフェース回路である。
また、３−ｇはカウンタ回路であり、例えばインテル社
の８２５３等であり、ＤＭＡ制御回路３−ｃより出力さ
れる１バイト毎のＤＭＡ転送完了信号３−ｈをカウント
する。前記３−ａ〜３−ｇはいずれも内部バス３−ｋに
よってマイクロコンピュータ３−ｄと接続され、このマ
イクロコンピュータ３−ｄによって制御される。
の８２５３等であり、ＤＭＡ制御回路３−ｃより出力さ
れる１バイト毎のＤＭＡ転送完了信号３−ｈをカウント
する。前記３−ａ〜３−ｇはいずれも内部バス３−ｋに
よってマイクロコンピュータ３−ｄと接続され、このマ
イクロコンピュータ３−ｄによって制御される。
本システムで使用した第２図示のデータ処理装置２−ａ
がデータバッファ２−ｄに転送するデータはすべてＡＳ
ＣＩＩデータである。データバッファ２−ｄへのデータ
転送の終了時にはデータの終了を表現するため最終デー
タと同時にＧＰＩＢコントロールラインであるＥＯＩ信
号をデータ処理装置２−ａは送信する。
がデータバッファ２−ｄに転送するデータはすべてＡＳ
ＣＩＩデータである。データバッファ２−ｄへのデータ
転送の終了時にはデータの終了を表現するため最終デー
タと同時にＧＰＩＢコントロールラインであるＥＯＩ信
号をデータ処理装置２−ａは送信する。
プリンタ２−ｃはデータ処理装置２−ａと同様に受信デ
ータは全てＡＳＣＩＩとして判断する。しかし、データ
の終了はＡＳＣＩＩデータ（７）ＣＲ（キャリッジφリ
ターン）とＬＦ（ライン・フィード）を連続して受信す
ることによりはじめて認知される。従って、データバッ
ファ２−ｄなしに、直接プリンタ２−ｃをメインＧＰＩ
Ｂ２−ｅに接続しても互いのデータ形式が異なるのでデ
ータ処理装置２−ａとの正常な通信は行なわれない、従
って、データバッファ２−ｄにおいて、データ形式の変
換を行なう。
ータは全てＡＳＣＩＩとして判断する。しかし、データ
の終了はＡＳＣＩＩデータ（７）ＣＲ（キャリッジφリ
ターン）とＬＦ（ライン・フィード）を連続して受信す
ることによりはじめて認知される。従って、データバッ
ファ２−ｄなしに、直接プリンタ２−ｃをメインＧＰＩ
Ｂ２−ｅに接続しても互いのデータ形式が異なるのでデ
ータ処理装置２−ａとの正常な通信は行なわれない、従
って、データバッファ２−ｄにおいて、データ形式の変
換を行なう。
第４図は第２図に示すシステムでデータバッファ２−ｄ
の働きによってデータ処理装置２−ａとプリンタ２−ｃ
が正常な通信を行い、又、データ処理装置２−ａはプリ
ンタ２−ｃの記録出力完了を待たずに別の目的でメイン
ＧＰＩＢ２−ｅを使用する場合の動作タイミングチャー
トである０図中、ＡＴＮ （ＡＴＮ ’）、ＤＡＶ（Ｄ
ＡＶ’）、ＥＯＩはＧＰＩＢでのコント！＋−ルライン
である。またＤＩＯ（ＤＩＯ’）はＧＰＩＢでの８ｂｉ
ｔデータラインである。第２図のデータ処理装置２−ａ
はコントローラ。
の働きによってデータ処理装置２−ａとプリンタ２−ｃ
が正常な通信を行い、又、データ処理装置２−ａはプリ
ンタ２−ｃの記録出力完了を待たずに別の目的でメイン
ＧＰＩＢ２−ｅを使用する場合の動作タイミングチャー
トである０図中、ＡＴＮ （ＡＴＮ ’）、ＤＡＶ（Ｄ
ＡＶ’）、ＥＯＩはＧＰＩＢでのコント！＋−ルライン
である。またＤＩＯ（ＤＩＯ’）はＧＰＩＢでの８ｂｉ
ｔデータラインである。第２図のデータ処理装置２−ａ
はコントローラ。
トーカ及びリスナとして動作し、データ記憶装置２−ｂ
はトーカ、プリンタ２−ｃはリスナ。
はトーカ、プリンタ２−ｃはリスナ。
データバッファ２−ｄはメインＧＰＩＢ２−ｅ上°では
データ処理装置２−ａに対してはプリンタ２−ｃとして
動作し、サブＧＰＩＢ２−ｆ上ではプリンタ２−ｃに対
してデータ処理装置２−ａとして動作する。第４図に従
って第３図の動きを順次説明する。
データ処理装置２−ａに対してはプリンタ２−ｃとして
動作し、サブＧＰＩＢ２−ｆ上ではプリンタ２−ｃに対
してデータ処理装置２−ａとして動作する。第４図に従
って第３図の動きを順次説明する。
まずデータ処理装置２−ａはプリンタ２−ｃにデータを
転送するためＡＴＮをＬ”（アクティブ）としデータ処
理装置２−ａ自身をトーカとして指定するコマンドＴＡ
Ｉを送り、続いてプリンタ２−ｃをリスナとして指定す
るコマンドＬＡ２を送る。データバッファ２−ｄは第３
図のインタフェース回路３−ａによってＬＡ２を受信し
、ＡＴＮが“Ｈ”になってからのデ。
転送するためＡＴＮをＬ”（アクティブ）としデータ処
理装置２−ａ自身をトーカとして指定するコマンドＴＡ
Ｉを送り、続いてプリンタ２−ｃをリスナとして指定す
るコマンドＬＡ２を送る。データバッファ２−ｄは第３
図のインタフェース回路３−ａによってＬＡ２を受信し
、ＡＴＮが“Ｈ”になってからのデ。
−夕受信に備える。データ処理装置２−ａはコマンドＴ
ＡＩ、ＬＡ２を送り終ったらデータを転送する為にＡＴ
Ｎを゛Ｈパにする０次に転送すべきデータＤ１〜Ｄｎを
送信する。データＤｎの送信と同時にデータの終了を告
げるためＥＯＩ信号も送信する。データバッファ２−ｄ
は第３図のインタフェース回路３−ａによってＧＰＩＢ
２−ｅよりＤ ｌ −Ｄ ｎを受信し。
ＡＩ、ＬＡ２を送り終ったらデータを転送する為にＡＴ
Ｎを゛Ｈパにする０次に転送すべきデータＤ１〜Ｄｎを
送信する。データＤｎの送信と同時にデータの終了を告
げるためＥＯＩ信号も送信する。データバッファ２−ｄ
は第３図のインタフェース回路３−ａによってＧＰＩＢ
２−ｅよりＤ ｌ −Ｄ ｎを受信し。
ＤＭＡ制御回路３−ｃにより受信したＤ１〜Ｄｎを全て
、メモリ３−ｂにＤＭＡ転送して記憶させる。また、イ
ンタフェース回路３−ａがＥＯＩ信号を検出（最終デー
タ）したならば、マイクロコンピュータ３−ｄはＤＭＡ
転送をストップし、メモリ３−ｂへのデータ転送を止め
る０次にマイクロコンピュータ３−ｄはメモリ３−ｂに
書き込まれた最終データＤｎの後にＣＲ（キャリッジ・
リターン）、ＬＦ（ラインフィード）の両コードを続け
て書き込む、これにより、入力したデータをプリンタに
適したデータ形式のものとする。（以上が第４図におけ
る■の期間の動作である。） データ処理装置２−ａはＤ１〜Ｄｎの全データをデータ
バッファ２−ｄに転送し終ったならば、プリンタ２−ｃ
の動作に拘らず、すなわちに他の目的の為にメインＧＰ
ＩＢ２−ｅを使用することが出来る０例えば再びＡＴＮ
を“Ｌ”とし、Ｔａ２によりデータ記憶装置２−ｂをト
ーカに指定し、ＬＡ４によりデータ処理装置２−ｂ自身
をリスナとして指定し、データ記憶装置２−ｂより必要
なデータをとり込むことが可能となる（第４図の■の期
間の動作）。
、メモリ３−ｂにＤＭＡ転送して記憶させる。また、イ
ンタフェース回路３−ａがＥＯＩ信号を検出（最終デー
タ）したならば、マイクロコンピュータ３−ｄはＤＭＡ
転送をストップし、メモリ３−ｂへのデータ転送を止め
る０次にマイクロコンピュータ３−ｄはメモリ３−ｂに
書き込まれた最終データＤｎの後にＣＲ（キャリッジ・
リターン）、ＬＦ（ラインフィード）の両コードを続け
て書き込む、これにより、入力したデータをプリンタに
適したデータ形式のものとする。（以上が第４図におけ
る■の期間の動作である。） データ処理装置２−ａはＤ１〜Ｄｎの全データをデータ
バッファ２−ｄに転送し終ったならば、プリンタ２−ｃ
の動作に拘らず、すなわちに他の目的の為にメインＧＰ
ＩＢ２−ｅを使用することが出来る０例えば再びＡＴＮ
を“Ｌ”とし、Ｔａ２によりデータ記憶装置２−ｂをト
ーカに指定し、ＬＡ４によりデータ処理装置２−ｂ自身
をリスナとして指定し、データ記憶装置２−ｂより必要
なデータをとり込むことが可能となる（第４図の■の期
間の動作）。
前述の様にしてデータバッファ２−ｄはＤ１〜Ｄｎを受
信しＣＲ，ＬＦを付加してメモリ３−ｂに記憶し終った
ならば、インタフェース回路３−ｆによりサブＧＰＩＢ
２−ｆ上でプリンタ２−ｃとの通信を開始する。まずＡ
ＴＮ ’をＬ”としＴＡＩによりデータバッファ２−ｄ
自身をトーカに指定し、ＬＡ２によりプリンタ２−ｃを
リスナに指定する０次にＡＴＮ ’を“Ｈ”としメモリ
３−ｂよりＤｉ−Ｄｎ及びＣＲ、ＬＦを読み出し順次プ
リンタ２−ｃに転送する。プリンタ２−ｃはＤ１〜Ｄｎ
を受信し記録出力する一方、ＣＲ，ＬＦのコードを受信
したならばデータ受信の終了を知る（第４図の■の期間
の動作）。
信しＣＲ，ＬＦを付加してメモリ３−ｂに記憶し終った
ならば、インタフェース回路３−ｆによりサブＧＰＩＢ
２−ｆ上でプリンタ２−ｃとの通信を開始する。まずＡ
ＴＮ ’をＬ”としＴＡＩによりデータバッファ２−ｄ
自身をトーカに指定し、ＬＡ２によりプリンタ２−ｃを
リスナに指定する０次にＡＴＮ ’を“Ｈ”としメモリ
３−ｂよりＤｉ−Ｄｎ及びＣＲ、ＬＦを読み出し順次プ
リンタ２−ｃに転送する。プリンタ２−ｃはＤ１〜Ｄｎ
を受信し記録出力する一方、ＣＲ，ＬＦのコードを受信
したならばデータ受信の終了を知る（第４図の■の期間
の動作）。
第５図にデータバッファ２−ｄに設けられたマイクロコ
ンピュータ３−ｄのプログラムフローチャートを示す。
ンピュータ３−ｄのプログラムフローチャートを示す。
先ずメインＧＰＩＢインタフェース回路３−ａが、ＬＡ
２ （プリンタ２−〇をリスナとして指示するコマンド
）を受信した事を検出しく５−１）、カウンタ３−ｇの
カウント値をクリアしく５−２）、メモリ３−ｂへのＤ
ＭＡの開始アドレスＡを設定する（５−３）、そして、
ＤＭＡ制御回路３−ｃにＤＭＡの開始を指示する（５−
４）、その後、受信データの終了と共に、インタフェー
ス回路３−ａによってＥＯＩが検出される（５−５）。
２ （プリンタ２−〇をリスナとして指示するコマンド
）を受信した事を検出しく５−１）、カウンタ３−ｇの
カウント値をクリアしく５−２）、メモリ３−ｂへのＤ
ＭＡの開始アドレスＡを設定する（５−３）、そして、
ＤＭＡ制御回路３−ｃにＤＭＡの開始を指示する（５−
４）、その後、受信データの終了と共に、インタフェー
ス回路３−ａによってＥＯＩが検出される（５−５）。
これにより、ＤＭＡ制御回路３−ｃにＤＭＡの動作停止
を指定する（５−６）。これにより、データ処理装５１
２− ａの出力したデータＤ１〜Ｄｎがメモリ３−ｂに
書き込まれる。マイクロコンピュータ３−ｄは次にカウ
ンタ３−ｇのカウント値Ｎを読み込む（５−７）、これ
によりメモリ３−ｂに書き込まれたデータの最終番地が
認識できる。即ち、最終データＤｎはメモリ３−すのア
ドレスＡ＋Ｎ−１番地（Ａは書き込み開始番地）に書き
込まれている。従って最終番地の次の番地Ｍ（＝Ａ＋Ｎ
）を求め（５−８）、そのＡ＋Ｎ番地にＣＲコードを、
Ａ＋Ｎ＋１番地にＬＦコードを書き込む（５−９）。
を指定する（５−６）。これにより、データ処理装５１
２− ａの出力したデータＤ１〜Ｄｎがメモリ３−ｂに
書き込まれる。マイクロコンピュータ３−ｄは次にカウ
ンタ３−ｇのカウント値Ｎを読み込む（５−７）、これ
によりメモリ３−ｂに書き込まれたデータの最終番地が
認識できる。即ち、最終データＤｎはメモリ３−すのア
ドレスＡ＋Ｎ−１番地（Ａは書き込み開始番地）に書き
込まれている。従って最終番地の次の番地Ｍ（＝Ａ＋Ｎ
）を求め（５−８）、そのＡ＋Ｎ番地にＣＲコードを、
Ａ＋Ｎ＋１番地にＬＦコードを書き込む（５−９）。
次にインタフェース回路３−ｆ（サブＧＰＩＢインタフ
ェース回路）にてＡＴＮ ’を“Ｌ １１としく５−１
ｏ）、コマンドＴＡＩ、ＬＡ２をプリンタ２−ｃに送信
させる（５−１１）。続いて、ＡＴＮ ” ＝“Ｈ”と
しく５−１２）、メモリ３−ｂに記憶されているデータ
Ｄ１をメモリ３−ｂのＡ番地より読み出す（５−１３）
。
ェース回路）にてＡＴＮ ’を“Ｌ １１としく５−１
ｏ）、コマンドＴＡＩ、ＬＡ２をプリンタ２−ｃに送信
させる（５−１１）。続いて、ＡＴＮ ” ＝“Ｈ”と
しく５−１２）、メモリ３−ｂに記憶されているデータ
Ｄ１をメモリ３−ｂのＡ番地より読み出す（５−１３）
。
そして、インタフェース回路３−ｆが送信可能ならば（
５−１４）、メモリ３−ｂより取込んだデータＤ１をイ
ンタフェース回路３−ｆに出力する（５−１５）。その
後、メモリ３−ｂの読出し番地を１づつ増加せしめ、Ａ
＋１番地からＡ＋Ｎ＋１番地迄に夫々書込まれているデ
ータＤ２〜Ｄｎ及びＣＲ、ＬＦを順次取込み（５−１７
）、 インタフェース回路３−ｆに繰返し出力する。
５−１４）、メモリ３−ｂより取込んだデータＤ１をイ
ンタフェース回路３−ｆに出力する（５−１５）。その
後、メモリ３−ｂの読出し番地を１づつ増加せしめ、Ａ
＋１番地からＡ＋Ｎ＋１番地迄に夫々書込まれているデ
ータＤ２〜Ｄｎ及びＣＲ、ＬＦを順次取込み（５−１７
）、 インタフェース回路３−ｆに繰返し出力する。
その後、Ａ＋Ｎ、Ａ＋Ｎ＋１番地に夫々書込まれていた
ＣＲ及びＬＦのインタフェース回路３−ｆへの出力が終
了したならば、送信回数はＮ＋２となり、これを判断し
たならば（５−１６）、プリンタ２−ｃへの全データの
出力を終了する。
ＣＲ及びＬＦのインタフェース回路３−ｆへの出力が終
了したならば、送信回数はＮ＋２となり、これを判断し
たならば（５−１６）、プリンタ２−ｃへの全データの
出力を終了する。
以上説明した様に、未実施例の構成によると汎用インタ
フェースを用いてデータ処理速度の遅い受信端末（例え
ばプリンタ）と通信している相手送信端末がすみやかに
データの転送を終了可能となり、また汎用インタフェー
ス上での通信方式が多少異なる端末間においても正常に
通信可能となるものである。従って、汎用インタフェー
スを用いたデータ通信効率の向上及びデータ通信システ
ムの機械に自由度が増すものである。
フェースを用いてデータ処理速度の遅い受信端末（例え
ばプリンタ）と通信している相手送信端末がすみやかに
データの転送を終了可能となり、また汎用インタフェー
ス上での通信方式が多少異なる端末間においても正常に
通信可能となるものである。従って、汎用インタフェー
スを用いたデータ通信効率の向上及びデータ通信システ
ムの機械に自由度が増すものである。
尚１本実施例ではＩＥＥＥ−４８８で定められたＧＰＩ
Ｂを用いた例を説明したが、Ｒ５２３２Ｃ等の他の汎用
インタフェースを用いた通信システムにも同様に適用可
能である。又、汎用インタフェースラインに接続する処
理端末の数及び種類は実施例に示したものに限定される
ものではなく、ワードプロセッサやパーソナルコンピュ
ータ或いはファクシミリ等の画像読取、記録装置等を必
要に応じて接続してよいことは言う迄もない、また、デ
ータバッファを更に設け、更なる汎用インタフェースラ
インとの接続を行なうことも可能である。
Ｂを用いた例を説明したが、Ｒ５２３２Ｃ等の他の汎用
インタフェースを用いた通信システムにも同様に適用可
能である。又、汎用インタフェースラインに接続する処
理端末の数及び種類は実施例に示したものに限定される
ものではなく、ワードプロセッサやパーソナルコンピュ
ータ或いはファクシミリ等の画像読取、記録装置等を必
要に応じて接続してよいことは言う迄もない、また、デ
ータバッファを更に設け、更なる汎用インタフェースラ
インとの接続を行なうことも可能である。
以上説明した様に本発明によると、複数の汎用インター
フェースを有し、一方の汎用インターフェースから受信
したデータの形式を変換し、他方の汎用インターフェー
スにより出力することにより、汎用インターフェースを
用いたデータ通信に際し、処理端末間のデータ処理形式
が異なっていても、データ通信を可能とし互換性のない
処理端末によって通信システムを構成することができる
。
フェースを有し、一方の汎用インターフェースから受信
したデータの形式を変換し、他方の汎用インターフェー
スにより出力することにより、汎用インターフェースを
用いたデータ通信に際し、処理端末間のデータ処理形式
が異なっていても、データ通信を可能とし互換性のない
処理端末によって通信システムを構成することができる
。
第１図は従来のＧＰＩＢシステムの構成を示す図、第２
図は本発明によるＧＰＩＢシステムの構成例を示す図、
第３図はデータバッファの内部構成例を示すブロック図
、第４図は本発明によるデータ通信動作を示すタイミン
グチャート図、第５図はマイクロコンピュータの動作手
順を示すフローチャート図であり、２−ａはデータ処理
装置、２−ｂはデータ記憶装置、２−ｃはプリンタ、２
−ｄはデータバッファ、２−ｅはメインＧＰＩＢ、２−
ｆはサブＧＰＩＢ、３−ａ及び３−ｆはＧＰＩＢインタ
フェース回路、３−ｂはメモリ、３−ｄはマイクロコン
ピュータである。 第３図
図は本発明によるＧＰＩＢシステムの構成例を示す図、
第３図はデータバッファの内部構成例を示すブロック図
、第４図は本発明によるデータ通信動作を示すタイミン
グチャート図、第５図はマイクロコンピュータの動作手
順を示すフローチャート図であり、２−ａはデータ処理
装置、２−ｂはデータ記憶装置、２−ｃはプリンタ、２
−ｄはデータバッファ、２−ｅはメインＧＰＩＢ、２−
ｆはサブＧＰＩＢ、３−ａ及び３−ｆはＧＰＩＢインタ
フェース回路、３−ｂはメモリ、３−ｄはマイクロコン
ピュータである。 第３図
Claims (3)
- （１）第１の汎用インターフェースと、上記第１の汎用
インターフェースより受信したデータのデータ形式を変
換する手段と、上記変換手段によりデータ変換されたデ
ータを送信する第２の汎用インターフェースとを有する
ことを特徴とする汎用インターフェース通信装置。 - （２）特許請求の範囲第（１）項において、上記第１の
汎用インターフェースは第１の汎用インターフェースラ
インからデータを受信し、上記第２の汎用インターフェ
ースは上記第１の汎用インターフェースラインとは異な
る第２の汎用インタフェースラインにデータを送信する
ことを特徴とする汎用インターフェース通信装置。 - （３）特許請求の範囲第（１）項において、上記第１の
汎用インターフェースにデータを送信する送信手段と、
上記第２の汎用インターフェースよりデータを受信する
受信手段とを有し、上記送信手段と受信手段は互いに異
なるデータ形式のデータを処理することを特徴とする汎
用インターフェース通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60075916A JPS61234145A (ja) | 1985-04-09 | 1985-04-09 | 汎用インタ−フエ−ス通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60075916A JPS61234145A (ja) | 1985-04-09 | 1985-04-09 | 汎用インタ−フエ−ス通信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61234145A true JPS61234145A (ja) | 1986-10-18 |
Family
ID=13590120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60075916A Pending JPS61234145A (ja) | 1985-04-09 | 1985-04-09 | 汎用インタ−フエ−ス通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61234145A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0265953A (ja) * | 1988-08-30 | 1990-03-06 | Honda Motor Co Ltd | データ伝送方法 |
| WO1993010944A1 (en) * | 1991-11-25 | 1993-06-10 | Fanuc Ltd | Dnc system |
-
1985
- 1985-04-09 JP JP60075916A patent/JPS61234145A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0265953A (ja) * | 1988-08-30 | 1990-03-06 | Honda Motor Co Ltd | データ伝送方法 |
| WO1993010944A1 (en) * | 1991-11-25 | 1993-06-10 | Fanuc Ltd | Dnc system |
| US5388051A (en) * | 1991-11-25 | 1995-02-07 | Fanuc Ltd. | Direct numerical control (DNC) system including one high-speed data processing unit for each NC machine tool |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4245307A (en) | Controller for data processing system | |
| JPS60551A (ja) | 自動車用データ伝送システム | |
| JP2598178B2 (ja) | 通信システム | |
| US4047246A (en) | I/O bus transceiver for a data processing system | |
| JPS61234145A (ja) | 汎用インタ−フエ−ス通信装置 | |
| US6192409B1 (en) | X.25 network connection for X.25 protocol communication used in a full electronic switching system | |
| JPH0883238A (ja) | 双方向デジタル信号サンプルの転送方法とその集積回路 | |
| JPS61234146A (ja) | 汎用インタ−フエ−ス通信装置 | |
| JPS61234144A (ja) | 汎用インタ−フエ−ス通信システム | |
| JP3451628B2 (ja) | ４線式同期シリアル通信方式 | |
| JP2654027B2 (ja) | ディジタルボタン電話装置 | |
| JP2002094576A (ja) | シリアル通信制御装置 | |
| SU1557565A1 (ru) | Устройство дл сопр жени ЭВМ с терминалами | |
| KR910004597Y1 (ko) | 데이터 통신회로 | |
| JPH0225140A (ja) | 双方向通信システム | |
| KR910002621B1 (ko) | 집단전화 교환기에서 마그네틱 테이프로의 데이타리드/라이트용 인터페이스 회로 | |
| JPS5992653A (ja) | デ−タ伝送装置 | |
| SU1160422A1 (ru) | Устройство дл сопр жени каналов ввода-вывода с абонентом | |
| SU1229765A1 (ru) | Устройство дл сопр жени магистрали эвм с магистралью внешних устройств | |
| SU1123045A1 (ru) | Устройство дл передачи телеметрической информации со сжатием | |
| JPS6128253A (ja) | デ−タ伝送方式 | |
| JPS5839167A (ja) | フアクシミリ装置の伝送速度変換方式 | |
| JPS62132456A (ja) | デ−タ伝送装置 | |
| JPS6042962A (ja) | デ−タ通信方式 | |
| JPS63269643A (ja) | 端末制御装置 |