JPS61234146A - 汎用インタ−フエ−ス通信装置 - Google Patents
汎用インタ−フエ−ス通信装置Info
- Publication number
- JPS61234146A JPS61234146A JP60075917A JP7591785A JPS61234146A JP S61234146 A JPS61234146 A JP S61234146A JP 60075917 A JP60075917 A JP 60075917A JP 7591785 A JP7591785 A JP 7591785A JP S61234146 A JPS61234146 A JP S61234146A
- Authority
- JP
- Japan
- Prior art keywords
- data
- printer
- gpib
- purpose interface
- general
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Between Computers (AREA)
- Computer And Data Communications (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、ＧＰＩＢ等の汎用インターフェースによりデ
ータ通信を行う汎用インターフェース通信装置に関する
ものである。
ータ通信を行う汎用インターフェース通信装置に関する
ものである。
データ処理、通信等の分野において、各種装置の接続を
可能とするために、データ入出力の標準化がなされてい
る。この代表的なものにＩＥＥＥ−４８８で定められた
ＧＰＩＢがあり、汎用インターフェースとして良く知ら
れている。
可能とするために、データ入出力の標準化がなされてい
る。この代表的なものにＩＥＥＥ−４８８で定められた
ＧＰＩＢがあり、汎用インターフェースとして良く知ら
れている。
このＧＰＩＢはＧＰＩＢインターフェースをもって結合
した各端末間の通信時、データ処理速度の遅い端末のデ
ータスピードに合わせた通信を行うのが特徴である。こ
れによりＧＰＩＢで結合した異速度端末間の自由な通信
が約束されている。しかしながらＧＰＩＢ上ではデータ
レートの遅い端末がＧＰＩＢを使用している時には、そ
の通信が終了するまで前記端末の相手の端末は他の目的
にＧＰＩＢを使用出来なくなる場合が多い。
した各端末間の通信時、データ処理速度の遅い端末のデ
ータスピードに合わせた通信を行うのが特徴である。こ
れによりＧＰＩＢで結合した異速度端末間の自由な通信
が約束されている。しかしながらＧＰＩＢ上ではデータ
レートの遅い端末がＧＰＩＢを使用している時には、そ
の通信が終了するまで前記端末の相手の端末は他の目的
にＧＰＩＢを使用出来なくなる場合が多い。
例えば第１図は一般的な従来のＧＰＩＢのシステムであ
る。１−ａはパーソナルコンピュータ等のデータ処理装
置であり、ｉ−ｂはデータ処理装置１−ａのデータ処理
に必要なデータを記憶するためのハードディスク等のデ
ータ記憶装置である。１−Ｃはプリンタであり１ライン
分程度のキャラクタデータを記憶するバッファメモリ等
を有するものである。データ処理装置１−ａはデータ記
憶装置Ｌ−ｂよりＧＰＩＢＩ−ｄを介して必要なデータ
を取り込み、処理を加えた後ＧＰＩＢ１−ｄを介してプ
リンタＬ−ｃに出力しようとする。しかしながらプリン
タ１−ｃのデータ処理スピードが遅いと、データ処理装
置１−ａは待ち状態が長くなり他の目的でＧＰＩＢＩ−
ｄを使用出来ない時間も長くなる。また、高価なものを
除いてプリンタは一般にデータ処理速度が遅く、一般的
な市販品を使用する際に、上述のような問題を解決する
手段はなかった。
る。１−ａはパーソナルコンピュータ等のデータ処理装
置であり、ｉ−ｂはデータ処理装置１−ａのデータ処理
に必要なデータを記憶するためのハードディスク等のデ
ータ記憶装置である。１−Ｃはプリンタであり１ライン
分程度のキャラクタデータを記憶するバッファメモリ等
を有するものである。データ処理装置１−ａはデータ記
憶装置Ｌ−ｂよりＧＰＩＢＩ−ｄを介して必要なデータ
を取り込み、処理を加えた後ＧＰＩＢ１−ｄを介してプ
リンタＬ−ｃに出力しようとする。しかしながらプリン
タ１−ｃのデータ処理スピードが遅いと、データ処理装
置１−ａは待ち状態が長くなり他の目的でＧＰＩＢＩ−
ｄを使用出来ない時間も長くなる。また、高価なものを
除いてプリンタは一般にデータ処理速度が遅く、一般的
な市販品を使用する際に、上述のような問題を解決する
手段はなかった。
また、ＧＰＩＢインターフェース用端子が備えられてい
る装置間でもメーカの相異等により、ＧＰＩＢ上での通
信方式が多少異なる等の場合、第１図示の構成ではＧＰ
ＩＢ上での通信が達成出来ないこともあった。
る装置間でもメーカの相異等により、ＧＰＩＢ上での通
信方式が多少異なる等の場合、第１図示の構成ではＧＰ
ＩＢ上での通信が達成出来ないこともあった。
むろん上記欠点はＧＰＩＢだけのものではなく、他の汎
用インターフェース（例えばＲ３−２３２−Ｃ等）につ
いても同様である。
用インターフェース（例えばＲ３−２３２−Ｃ等）につ
いても同様である。
本発明は以上の点に鑑みてなされたもので、汎用インタ
ーフェースを用いたデータ通信において、処理端末間の
処理速度の違いによるデータ通信の効率低下を除去し、
効率良いデータ通信を可能とすることを目的とし、詳し
くは、第１の汎用インターフェースと、上記第１の汎用
インターフェースより受信したデータを記憶する手段と
、上記記憶手段に記憶されたデータを送信する第２の汎
用インターフェースとを有する汎用インターフェース通
信装置を提供することを目的とする。
ーフェースを用いたデータ通信において、処理端末間の
処理速度の違いによるデータ通信の効率低下を除去し、
効率良いデータ通信を可能とすることを目的とし、詳し
くは、第１の汎用インターフェースと、上記第１の汎用
インターフェースより受信したデータを記憶する手段と
、上記記憶手段に記憶されたデータを送信する第２の汎
用インターフェースとを有する汎用インターフェース通
信装置を提供することを目的とする。
〈実施例〉
以下本発明を汎用インタフェースとして知られているＧ
ＰＩＢを用い実施例を説明する。
ＰＩＢを用い実施例を説明する。
第２図に本実施例構成の概念図を示す。
２−ａはパーソナルコンピュータ等のデータ処理装置、
２−ｂはハードディスク等のデータ記憶装置、２−Ｃは
プリンタである。ここではプリンタ２−ｃとＧＰＩＢ２
−８との間にデータバッファ２−ｄとサブＧＰＩＢ２−
ｆが挿入されている。データバッファ２−ｄはデータ処
理装置２−ａよりＧＰＩＢ２−ｅを介して転送される一
連のデータをプリンタ２−ｃのかわりに高速で受信し記
憶する一方、記憶したデータをサブＧＰＩＢ２−ｆを介
してプリンタ２−ｃに転送する中継機能を有する。この
データバッファ２−ｄとサブＧＰＩＢ２−ｆにより、デ
ータ処理装置２−ａはプリンタ２−ｃに転送すべきデー
タをデータバッファ２−ｄにプリンタ２−ｃの処理速度
に拘らず高速で転送することができる。従って、即座に
他の目的のためにデ−夕処理装置２−ａはメインＧＰＩ
Ｂ２−ｅを使用出来る。
２−ｂはハードディスク等のデータ記憶装置、２−Ｃは
プリンタである。ここではプリンタ２−ｃとＧＰＩＢ２
−８との間にデータバッファ２−ｄとサブＧＰＩＢ２−
ｆが挿入されている。データバッファ２−ｄはデータ処
理装置２−ａよりＧＰＩＢ２−ｅを介して転送される一
連のデータをプリンタ２−ｃのかわりに高速で受信し記
憶する一方、記憶したデータをサブＧＰＩＢ２−ｆを介
してプリンタ２−ｃに転送する中継機能を有する。この
データバッファ２−ｄとサブＧＰＩＢ２−ｆにより、デ
ータ処理装置２−ａはプリンタ２−ｃに転送すべきデー
タをデータバッファ２−ｄにプリンタ２−ｃの処理速度
に拘らず高速で転送することができる。従って、即座に
他の目的のためにデ−夕処理装置２−ａはメインＧＰＩ
Ｂ２−ｅを使用出来る。
またプリンタ２−ｃが持つＧＰＩＢ上でのデータフォー
マットとデータ処理装置２−ａ、データ記憶装置２−ｂ
が持つＧＰＩＢ上でのデータフォーマットが異なる場合
（メーカが違うなどの理由で発生する）、第１図では通
信不可能なシステムとなるが、第２図の構成ではデータ
バッファ２−ｄがプロトコル変換器あるいはフォーマッ
ト変換器として働くことによって通信可能なシステムと
なる。
マットとデータ処理装置２−ａ、データ記憶装置２−ｂ
が持つＧＰＩＢ上でのデータフォーマットが異なる場合
（メーカが違うなどの理由で発生する）、第１図では通
信不可能なシステムとなるが、第２図の構成ではデータ
バッファ２−ｄがプロトコル変換器あるいはフォーマッ
ト変換器として働くことによって通信可能なシステムと
なる。
第３図にデータバッファ２−ｄの内部ブロック図を示す
、３−ａはＧＰＩＢインタフェース回路で、ＴＩ社の７
ＭＳ９９１４Ａ等のＬＳＩである。３−ｂは受信したデ
ータを記憶するためのメモリで、周知のランダムアクセ
スメモリＲＡＭで構成され、数ページ分の記憶容量を有
する。３−ＣはＤＭＡ（ダイレクトメモリアクセス）制
御回路であり、周知のＬＳＩである。
、３−ａはＧＰＩＢインタフェース回路で、ＴＩ社の７
ＭＳ９９１４Ａ等のＬＳＩである。３−ｂは受信したデ
ータを記憶するためのメモリで、周知のランダムアクセ
スメモリＲＡＭで構成され、数ページ分の記憶容量を有
する。３−ＣはＤＭＡ（ダイレクトメモリアクセス）制
御回路であり、周知のＬＳＩである。
これによりインタフェース回路３−ａがＧＰＩＢ２−ｅ
より受信したデータをＤＭＡ制御により高速に内部バス
３−ｋを介してメモリ３−ｂに書き込むことが出来る。
より受信したデータをＤＭＡ制御により高速に内部バス
３−ｋを介してメモリ３−ｂに書き込むことが出来る。
３−ｄはマイクロコンピュータでありインテル社の８０
８５等良く知られているＬＳＩである。３−ｅはマイク
ロコンピュータ３−ｄの動作ためのプログラム格納用リ
ードオンリメモリＲＯＭとワーキングエリア用ＲＡＭで
構成された記憶回路である。３−ｆはインタフェース回
路３−ａと同様のＬＳＩであり、サブＧＰＩＢ２−ｆの
ためのインタフェース回路である。
８５等良く知られているＬＳＩである。３−ｅはマイク
ロコンピュータ３−ｄの動作ためのプログラム格納用リ
ードオンリメモリＲＯＭとワーキングエリア用ＲＡＭで
構成された記憶回路である。３−ｆはインタフェース回
路３−ａと同様のＬＳＩであり、サブＧＰＩＢ２−ｆの
ためのインタフェース回路である。
また、３−ｇはカウンタ回路であり、例えばインテル社
の８２５３等であり、ＤＭＡ制御回路３−ｃより出力さ
れる１バイト毎のＤＭＡ転送完了信号３−ｈをカウント
する。前記３−ａ〜３−ｇはいずれも内部バス３−ｋに
よってマイクロコンピュータ３−ｄと接続され、このマ
イクロコンピュータ３−ｄによって制御される。
の８２５３等であり、ＤＭＡ制御回路３−ｃより出力さ
れる１バイト毎のＤＭＡ転送完了信号３−ｈをカウント
する。前記３−ａ〜３−ｇはいずれも内部バス３−ｋに
よってマイクロコンピュータ３−ｄと接続され、このマ
イクロコンピュータ３−ｄによって制御される。
本システムで使用した第２図示のデータ処理装置２−ａ
がデータバッファ２−ｄに転送するデータはすべてＡＳ
ＣＩＩデータである。データバッファ２−ｄへのデータ
転送の終了時にはデータの終了を表現するため最終デー
タと同時にＧＰＩＢコントロールラインであるＥＯＩ信
号をデータ処理装置２−ａは送信する。
がデータバッファ２−ｄに転送するデータはすべてＡＳ
ＣＩＩデータである。データバッファ２−ｄへのデータ
転送の終了時にはデータの終了を表現するため最終デー
タと同時にＧＰＩＢコントロールラインであるＥＯＩ信
号をデータ処理装置２−ａは送信する。
プリンタ２−ｃはデータ処理装置２−ａと同様に受信デ
ータは全てＡＳＣＩＩとして判断する。しかし、データ
の終了はＡＳＣＩＩデータのＣＲ（キャリッジ番リター
ン）とＬＦ（ライン・フィード）を連続して受信するこ
とによりはじめて認知される。従って、データバッファ
２−ｄなしに、直接プリンタ２−ｃをメインＧＰＩＢ２
−ｅに接続しても互いのデータ形式が異なるのでデータ
処理装置２−ａとの正常な通信は行なわれない。従って
、データバッファ２−ｄにおいて、データ形式の変換を
行なう。
ータは全てＡＳＣＩＩとして判断する。しかし、データ
の終了はＡＳＣＩＩデータのＣＲ（キャリッジ番リター
ン）とＬＦ（ライン・フィード）を連続して受信するこ
とによりはじめて認知される。従って、データバッファ
２−ｄなしに、直接プリンタ２−ｃをメインＧＰＩＢ２
−ｅに接続しても互いのデータ形式が異なるのでデータ
処理装置２−ａとの正常な通信は行なわれない。従って
、データバッファ２−ｄにおいて、データ形式の変換を
行なう。
第４図は第２図に示すシステムでデータバッファ２−ｄ
の働きによってデータ処理装置２−ａとプリンタ２−ｃ
が正常な通信を行い、又、データ処理装置２−ａはプリ
ンタ２−ｃの記録出力完了を待たずに別の目的でメイン
ＧＰＩＢ２−ｅを使用する場合の動作タイミングチャー
トである０図中、ＡＴＮ（ＡＴＮ’）、ＤＡＶ（ＤＡＶ
’）、ＥＯＩはＧＰよりでのコントロールラインである
。またＤＩＯ（ＤＩＯ’）はＧＰＩＢでの８ｂｉｔデー
タラインである。第２図のデータ処理装置２−ａはコン
トローラ。
の働きによってデータ処理装置２−ａとプリンタ２−ｃ
が正常な通信を行い、又、データ処理装置２−ａはプリ
ンタ２−ｃの記録出力完了を待たずに別の目的でメイン
ＧＰＩＢ２−ｅを使用する場合の動作タイミングチャー
トである０図中、ＡＴＮ（ＡＴＮ’）、ＤＡＶ（ＤＡＶ
’）、ＥＯＩはＧＰよりでのコントロールラインである
。またＤＩＯ（ＤＩＯ’）はＧＰＩＢでの８ｂｉｔデー
タラインである。第２図のデータ処理装置２−ａはコン
トローラ。
トーカ及びリスナとして動作し、データ記憶装置２−ｂ
はトーカ、プリンタ２−ｃはリスナ。
はトーカ、プリンタ２−ｃはリスナ。
データバッファ２−ｄはメインＧＰＩＢ２−ｅ上ではデ
ータ処理装置２−ａに対してはプリンタ２−ｃとして動
作し、サブＧＰＩＢ２−ｆ上ではプリンタ２−ｃに対し
てデータ処理装置２−ａとして動作する。第４図に従っ
て第３図の動きを順次説明する。
ータ処理装置２−ａに対してはプリンタ２−ｃとして動
作し、サブＧＰＩＢ２−ｆ上ではプリンタ２−ｃに対し
てデータ処理装置２−ａとして動作する。第４図に従っ
て第３図の動きを順次説明する。
まずデータ処理装置２−ａはプリンタ２−ｃにデータを
転送するためＡＴＮを“Ｌ” （アクティブ）としデー
タ処理装置２−ａ自身をトーカとして指定するコマンド
ＴＡＩを送り、続いてプリンタ２−ｃをリスナとして指
定するコマンドＬＡ２を送る。データバッファ２−ｄは
第３図のインタフェース回路３−ａによってＩ、Ａ２を
受信し、ＡＴＮがＨ”になってからのデータ受信に備え
る。データ処理装！２−ａはコマンドＴＡ１．ＬＡ２を
送り終ったらデータを転送する為にＡＴＮを“Ｈ”にす
る０次に転送すべきデータＤＩ−Ｄｎを送信する。デー
タＤｎの送信と同時にデータの終了を告げるためＥＯＩ
信号も送信する。データバッファ２−ｄは第３図のイン
タフェース回路３−＆によってＧＰＩＢ２−ｅよりＤ
ｌ 〜Ｄ ｎを受信し、ＤＭＡ制御回路３−ｃにより受
信したＤｉ〜Ｄｎを全て、メモリ３−ｂにＤＭＡ転送し
て記憶させる。また、インタフェース回路３−ａがＥＯ
Ｉ信号を検出（最終データ）したならば、マイクロコン
ピュータ３−ｄはＤＭＡ転送をストップし、メモリ３−
ｂへのデータ転送を止める０次にマイクロコンピュータ
３−ｄはメモリ３−ｂに書き込まれた最゛終データＤｎ
の後にＣＲ（キャリッジΦリターン）、ＬＦ（ラインフ
ィード）の両コードを続けて書き込む、これにより、入
力したデータをプリンタに適したデータ形式のものとす
る。（以上が第４図における■の期間の動作である。） データ処理装置２− ａはＤ１〜Ｄｎの全データをデー
タバッファ２−ｄに転送し終ったならば、プリンタ２−
ｃの動作に拘らず、すなわちに他の目的の為にメインＧ
ＰＩＢ２− ｅを使用することが出来る０例えば再びＡ
ＴＮを“Ｌ”とし、Ｔａ２によりデータ記憶装置２−ｂ
をトーカに指定し、ＬＡ４によりデータ処理装置２−ｂ
自身をリスナとして指定し、データ記憶装置２−ｂより
必要なデータをとり込むことが可能となる（第４図の■
の期間の動作）。
転送するためＡＴＮを“Ｌ” （アクティブ）としデー
タ処理装置２−ａ自身をトーカとして指定するコマンド
ＴＡＩを送り、続いてプリンタ２−ｃをリスナとして指
定するコマンドＬＡ２を送る。データバッファ２−ｄは
第３図のインタフェース回路３−ａによってＩ、Ａ２を
受信し、ＡＴＮがＨ”になってからのデータ受信に備え
る。データ処理装！２−ａはコマンドＴＡ１．ＬＡ２を
送り終ったらデータを転送する為にＡＴＮを“Ｈ”にす
る０次に転送すべきデータＤＩ−Ｄｎを送信する。デー
タＤｎの送信と同時にデータの終了を告げるためＥＯＩ
信号も送信する。データバッファ２−ｄは第３図のイン
タフェース回路３−＆によってＧＰＩＢ２−ｅよりＤ
ｌ 〜Ｄ ｎを受信し、ＤＭＡ制御回路３−ｃにより受
信したＤｉ〜Ｄｎを全て、メモリ３−ｂにＤＭＡ転送し
て記憶させる。また、インタフェース回路３−ａがＥＯ
Ｉ信号を検出（最終データ）したならば、マイクロコン
ピュータ３−ｄはＤＭＡ転送をストップし、メモリ３−
ｂへのデータ転送を止める０次にマイクロコンピュータ
３−ｄはメモリ３−ｂに書き込まれた最゛終データＤｎ
の後にＣＲ（キャリッジΦリターン）、ＬＦ（ラインフ
ィード）の両コードを続けて書き込む、これにより、入
力したデータをプリンタに適したデータ形式のものとす
る。（以上が第４図における■の期間の動作である。） データ処理装置２− ａはＤ１〜Ｄｎの全データをデー
タバッファ２−ｄに転送し終ったならば、プリンタ２−
ｃの動作に拘らず、すなわちに他の目的の為にメインＧ
ＰＩＢ２− ｅを使用することが出来る０例えば再びＡ
ＴＮを“Ｌ”とし、Ｔａ２によりデータ記憶装置２−ｂ
をトーカに指定し、ＬＡ４によりデータ処理装置２−ｂ
自身をリスナとして指定し、データ記憶装置２−ｂより
必要なデータをとり込むことが可能となる（第４図の■
の期間の動作）。
前ｔの様にしてデータバッファ２−ｄはＤ１〜Ｄｎを受
信しＣＲ、ＬＦを付加してメモリ３−ｂに記憶し終った
ならば、インタフェース回路３−ｆによりサブＧＰＩＢ
２−ｆ上でプリンタ２−ｃとの通信を開始する。まずＡ
ＴＮ ’を“Ｌ ＩＩとじＴＡＩによりデータバッファ
２−ｄ自身をトーカに指定し、ＬＡ２によりプリンタ２
−ｃをリスナに指定する０次にＡＴＮ ’を“Ｈ”とし
メモリ３−ｂよりＤ１〜Ｄｎ及びＣＲ、ＬＦを読み出し
順次プリンタ２−ｃに転送する。プリンタ２−ｃはＤｌ
ｘＤｎを受信し記録出力する一方、ＣＲ，ＬＦのコード
を受信したならばデータ受信の終了を知る（第４図の■
の期間の動作）。
信しＣＲ、ＬＦを付加してメモリ３−ｂに記憶し終った
ならば、インタフェース回路３−ｆによりサブＧＰＩＢ
２−ｆ上でプリンタ２−ｃとの通信を開始する。まずＡ
ＴＮ ’を“Ｌ ＩＩとじＴＡＩによりデータバッファ
２−ｄ自身をトーカに指定し、ＬＡ２によりプリンタ２
−ｃをリスナに指定する０次にＡＴＮ ’を“Ｈ”とし
メモリ３−ｂよりＤ１〜Ｄｎ及びＣＲ、ＬＦを読み出し
順次プリンタ２−ｃに転送する。プリンタ２−ｃはＤｌ
ｘＤｎを受信し記録出力する一方、ＣＲ，ＬＦのコード
を受信したならばデータ受信の終了を知る（第４図の■
の期間の動作）。
第５図にデータバッファ２−ｄに設゛けられたマイクロ
コンピュータ３−ｄのプログラムフローチャートを示す
、先ずメインＧＰＩＢインタフェース回路３−ａが、Ｌ
Ａ２（プリンタ２−Ｃをリスナとして指示するコマンド
）を受信した事を検出しく５−１）、カウンタ３−ｇの
カウント値をクリアしく５−２）、メモリ３−ｂへのＤ
ＭＡの開始アドレスＡを設定する（５−３）、そして、
ＤＭＡ制御回路３−ＣにＤＭＡの開始を指示する（５−
４）、その後、受信データの終了と共に、インタフェー
ス回路３−ａによってＥＯＩが検出される（５−５）、
これにより、ＤＭＡ制御回路３−ｃにＤＭＡの動作停止
を指定する（５−６）、これにより、データ処理装置２
−ａの出力したデータＤｉ−Ｄｎがメモリ３−ｂに書き
込まれる。マイクロコンピュータ３−ｄは次にカウンタ
３−ｇのカウント値Ｎを読み込む（５−７）、これによ
りメモリ３−ｂに書き込まれたデータの最終番地が認識
できる。即ち、最終データＤｎはメモリ３−すのアドレ
スＡ＋Ｎ−１番地（Ａは書き込み開始番地）に書き込ま
れている。従って最終番地の次の番地Ｍ（＝Ａ＋Ｎ）を
求め（５−８）、そのＡ＋Ｎ番地にＣＲコードを、Ａ＋
Ｎ＋１番地にＬＦコードを書き込む（５−９）。
コンピュータ３−ｄのプログラムフローチャートを示す
、先ずメインＧＰＩＢインタフェース回路３−ａが、Ｌ
Ａ２（プリンタ２−Ｃをリスナとして指示するコマンド
）を受信した事を検出しく５−１）、カウンタ３−ｇの
カウント値をクリアしく５−２）、メモリ３−ｂへのＤ
ＭＡの開始アドレスＡを設定する（５−３）、そして、
ＤＭＡ制御回路３−ＣにＤＭＡの開始を指示する（５−
４）、その後、受信データの終了と共に、インタフェー
ス回路３−ａによってＥＯＩが検出される（５−５）、
これにより、ＤＭＡ制御回路３−ｃにＤＭＡの動作停止
を指定する（５−６）、これにより、データ処理装置２
−ａの出力したデータＤｉ−Ｄｎがメモリ３−ｂに書き
込まれる。マイクロコンピュータ３−ｄは次にカウンタ
３−ｇのカウント値Ｎを読み込む（５−７）、これによ
りメモリ３−ｂに書き込まれたデータの最終番地が認識
できる。即ち、最終データＤｎはメモリ３−すのアドレ
スＡ＋Ｎ−１番地（Ａは書き込み開始番地）に書き込ま
れている。従って最終番地の次の番地Ｍ（＝Ａ＋Ｎ）を
求め（５−８）、そのＡ＋Ｎ番地にＣＲコードを、Ａ＋
Ｎ＋１番地にＬＦコードを書き込む（５−９）。
次にインタフェース回路３−ｆ（サブＧＰＩＢインタフ
ェース回路）にてＡＴＮ”を“Ｌ １１としく５−１０
）、コマンドＴＡＩ、ＬＡ２をプリンタ２−ｃに送信さ
せる（５−１１）、続いて、ＡＴＮ ’ ＝“Ｈ”とし
く５−１２）、メモリ３−ｂに記憶されているデータＤ
Ｉをメモリ３−ｂのＡ番地より読み出す（５−１３）。
ェース回路）にてＡＴＮ”を“Ｌ １１としく５−１０
）、コマンドＴＡＩ、ＬＡ２をプリンタ２−ｃに送信さ
せる（５−１１）、続いて、ＡＴＮ ’ ＝“Ｈ”とし
く５−１２）、メモリ３−ｂに記憶されているデータＤ
Ｉをメモリ３−ｂのＡ番地より読み出す（５−１３）。
そして、インタフェース回路３−ｆが送信可能ならば（
５−１４）、メモリ３−ｂより取込んだデータＤ１をイ
ンタフェース回路３−ｆに出力する（５−１５）、その
後、メモリ３−ｂの読出し番地を１づつ増加せしめ、Ａ
＋１番地からＡ＋Ｎ＋ １番地迄に夫々書込まれている
データＤ２〜Ｄｎ及びＣＲ、ＬＦを順次取込み（５−１
７）、 インタフェース回路３−ｆに繰返し出力する
。
５−１４）、メモリ３−ｂより取込んだデータＤ１をイ
ンタフェース回路３−ｆに出力する（５−１５）、その
後、メモリ３−ｂの読出し番地を１づつ増加せしめ、Ａ
＋１番地からＡ＋Ｎ＋ １番地迄に夫々書込まれている
データＤ２〜Ｄｎ及びＣＲ、ＬＦを順次取込み（５−１
７）、 インタフェース回路３−ｆに繰返し出力する
。
その後、Ａ＋Ｎ、Ａ＋Ｎ＋１番地に夫々書込まれていた
ＣＲ及びＬＦのインタフェース回路３−ｆへの出力が終
了したならば、送信回数はＮ＋２となり、これを判断し
たならば（５−１６）、プリンタ２−ｃへの全データの
出力を終了する。
ＣＲ及びＬＦのインタフェース回路３−ｆへの出力が終
了したならば、送信回数はＮ＋２となり、これを判断し
たならば（５−１６）、プリンタ２−ｃへの全データの
出力を終了する。
以上説明した様に、本実施例の構成によると汎用インタ
フェースを用いてデータ処理速度の遅い受信端末（例え
ばプリンタ）と通信している相手送信端末がすみやかに
データの転送を終了可能となり、また汎用インタフェー
ス上での通信方式が多少異なる端末間においても正常に
通信可能となるものである。従って、汎用インタフェー
スを用いたデータ通信効率の向上及びデータ通信システ
ムの機械に自由度が増すものである。
フェースを用いてデータ処理速度の遅い受信端末（例え
ばプリンタ）と通信している相手送信端末がすみやかに
データの転送を終了可能となり、また汎用インタフェー
ス上での通信方式が多少異なる端末間においても正常に
通信可能となるものである。従って、汎用インタフェー
スを用いたデータ通信効率の向上及びデータ通信システ
ムの機械に自由度が増すものである。
尚、本実施例ではＩＥＥＥ−４８８で定められたＧＰＩ
Ｂを用いた例を説明したが、Ｒ３２３２Ｃ等の他の汎用
インタフェースを用いた通信システムにも同様に適用可
能である。又、汎用インタフェースラインに接続する処
理端末の数及び種類は実施例に示したものに限定される
ものではなく、ワードプロセッサやパーソナルコンピュ
ータ或いはファクシミリ等の画像読取、記録装置等を必
要に応じて接続してよいことは言う迄もない、また、デ
ータバッファを更に設け、更なる汎用インタフェースラ
インとの接続を行なうことも可能である。
Ｂを用いた例を説明したが、Ｒ３２３２Ｃ等の他の汎用
インタフェースを用いた通信システムにも同様に適用可
能である。又、汎用インタフェースラインに接続する処
理端末の数及び種類は実施例に示したものに限定される
ものではなく、ワードプロセッサやパーソナルコンピュ
ータ或いはファクシミリ等の画像読取、記録装置等を必
要に応じて接続してよいことは言う迄もない、また、デ
ータバッファを更に設け、更なる汎用インタフェースラ
インとの接続を行なうことも可能である。
以上説明した様に本発明によると、複数の汎用インター
フェースを有し、一方の汎用インターフェースから受信
したデータを記憶し、他方の汎用インターフェースより
出力することにより、汎用インターフェースを用いたデ
ータ通信に際し、処理端末間の処理速度が異なっていて
も、データ通信を可能とし、且つ、汎用インターフェー
スラインがあるデータ通信によって長時間専有され、他
の処理の待ち時間が長びく等の不都合を除去可能となる
ものである。
フェースを有し、一方の汎用インターフェースから受信
したデータを記憶し、他方の汎用インターフェースより
出力することにより、汎用インターフェースを用いたデ
ータ通信に際し、処理端末間の処理速度が異なっていて
も、データ通信を可能とし、且つ、汎用インターフェー
スラインがあるデータ通信によって長時間専有され、他
の処理の待ち時間が長びく等の不都合を除去可能となる
ものである。
第１図は従来のＧＰＩＢシステムの構成を示す図、第２
図は本発明によるＧＰＩＢシステムの構成例を示す図、
第３図はデータバッファの内部構成例を示すブロック図
、第４図は本発明によるデータ通信動作を示すタイミン
グチャート図、第５図はマイクロコンピュータの動作手
順を示すフローチャート図であり、２−ａはデータ処理
装置、２−ｂはデータ記憶装置、２−ｃはプリンタ、２
−ｄはデータバッファ、２−ｅはメイ７Ｇ Ｐ Ｉ Ｂ
、２−ｆはサブＧＰＩＢ、３−ａ及び３−ｆはＧＰＩＢ
インタフェース回路、３−ｂはメモリ、３−ｄはマイク
ロコンピュータである。 第３図
図は本発明によるＧＰＩＢシステムの構成例を示す図、
第３図はデータバッファの内部構成例を示すブロック図
、第４図は本発明によるデータ通信動作を示すタイミン
グチャート図、第５図はマイクロコンピュータの動作手
順を示すフローチャート図であり、２−ａはデータ処理
装置、２−ｂはデータ記憶装置、２−ｃはプリンタ、２
−ｄはデータバッファ、２−ｅはメイ７Ｇ Ｐ Ｉ Ｂ
、２−ｆはサブＧＰＩＢ、３−ａ及び３−ｆはＧＰＩＢ
インタフェース回路、３−ｂはメモリ、３−ｄはマイク
ロコンピュータである。 第３図
Claims (3)
- （１）第１の汎用インターフェースと、上記第１の汎用
インターフェースより受信したデータを記憶する手段と
、上記記憶手段に記憶されたデータを送信する第２の汎
用インターフェースとを有することを特徴とする汎用イ
ンターフェース通信装置。 - （２）特許請求の範囲第（１）項において、上記第１の
汎用インターフェースは第１の汎用インターフェースラ
インからデータを受信し、上記第２の汎用インターフェ
ースは上記第１の汎用インターフェースラインとは異な
る第２の汎用インタフェースラインにデータを送信する
ことを特徴とする汎用インターフェース通信装置。 - （３）特許請求の範囲第（１）項において、上記第１の
汎用インターフェースにデータを送信する送信手段と、
上記第２の汎用インターフェースよりデータを受信する
受信手段とを有し、上記送信手段と受信手段とのデータ
処理速度が異なることを特徴とする汎用インターフェー
ス通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60075917A JPS61234146A (ja) | 1985-04-09 | 1985-04-09 | 汎用インタ−フエ−ス通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60075917A JPS61234146A (ja) | 1985-04-09 | 1985-04-09 | 汎用インタ−フエ−ス通信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61234146A true JPS61234146A (ja) | 1986-10-18 |
Family
ID=13590146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60075917A Pending JPS61234146A (ja) | 1985-04-09 | 1985-04-09 | 汎用インタ−フエ−ス通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61234146A (ja) |
-
1985
- 1985-04-09 JP JP60075917A patent/JPS61234146A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4245307A (en) | Controller for data processing system | |
| JPH04328936A (ja) | 通信システム | |
| JPS61234146A (ja) | 汎用インタ−フエ−ス通信装置 | |
| JPS61234145A (ja) | 汎用インタ−フエ−ス通信装置 | |
| JPS61234144A (ja) | 汎用インタ−フエ−ス通信システム | |
| JPS6213705B2 (ja) | ||
| JPH0644763B2 (ja) | デ−タ転送方式 | |
| JP2004334551A (ja) | シリアル通信システム及びシリアル通信用ローカル端末 | |
| KR910004597Y1 (ko) | 데이터 통신회로 | |
| JP2504478B2 (ja) | ファクシミリ蓄積交換装置 | |
| JP3430689B2 (ja) | 双方向リピータ装置 | |
| JPH0936930A (ja) | 通信制御回路 | |
| JPH05204849A (ja) | 同期式シリアルバス方式 | |
| JPH0225140A (ja) | 双方向通信システム | |
| JPS5839167A (ja) | フアクシミリ装置の伝送速度変換方式 | |
| JPH02119463A (ja) | データ転送制御装置 | |
| JPS5919656B2 (ja) | 通信制御装置 | |
| JPH0156582B2 (ja) | ||
| JPS6123901B2 (ja) | ||
| JPH0471224B2 (ja) | ||
| JPS6042962A (ja) | デ−タ通信方式 | |
| JPS61173555A (ja) | 通信制御装置の接続方法 | |
| JPH05260174A (ja) | 擬似呼信号制御方式 | |
| JPH02268338A (ja) | 診断インタフェース方式 | |
| JPS6080342A (ja) | 通信制御方式 |