JPH0156582B2 - - Google Patents
Info
- Publication number
- JPH0156582B2 JPH0156582B2 JP55028019A JP2801980A JPH0156582B2 JP H0156582 B2 JPH0156582 B2 JP H0156582B2 JP 55028019 A JP55028019 A JP 55028019A JP 2801980 A JP2801980 A JP 2801980A JP H0156582 B2 JPH0156582 B2 JP H0156582B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- analog
- digital
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 31
- 230000005540 biological transmission Effects 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 11
- 238000007796 conventional method Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/22—Arrangements affording multiple use of the transmission path using time-division multiplexing
- H04L5/24—Arrangements affording multiple use of the transmission path using time-division multiplexing with start-stop synchronous converters
- H04L5/245—Arrangements affording multiple use of the transmission path using time-division multiplexing with start-stop synchronous converters with a number of discharge tubes or semiconductor elements which successively connect the different channels to the transmission channels
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】
本発明はデータ伝送方式に関し、特に、テレメ
ータシステムにおけるデータ伝送方式に関する。
ータシステムにおけるデータ伝送方式に関する。
一般に、遠隔計測を行なうテレメータシステム
においては、各被監視局から順次、管理センタへ
データが送られ、他方、管理センタはこれらデー
タをグラフイツクパネルに表示および記録を行な
うと共に、データ処理して種々の処理を実行す
る。この場合、各被監視局から送出されるべきデ
ータとしてはデイジタルデータおよびアナログデ
ータがあるが、アナログデータはデイジタルデー
タに変換してから送出される。
においては、各被監視局から順次、管理センタへ
データが送られ、他方、管理センタはこれらデー
タをグラフイツクパネルに表示および記録を行な
うと共に、データ処理して種々の処理を実行す
る。この場合、各被監視局から送出されるべきデ
ータとしてはデイジタルデータおよびアナログデ
ータがあるが、アナログデータはデイジタルデー
タに変換してから送出される。
テレメータシステムにおける従来のデータ伝送
方式においては、アナログデータを処理する場合
に、被監視局を統括制御するスキヤン回路からア
ドレスがアナログデータ入力用マルチプレクサに
送出されると同時に、スキヤン回路のアドレス走
査の停止とアナログデータのＡ／Ｄ（アナログ／
デイジタル）変換の開始とが行なわれる。これに
より、Ａ／Ｄ変換中は該アナログデータのアドレ
スのみがデータなしの状態で繰返し送出される。
受信側にあつては、アナログデータのアドレスを
受信すると、該アナログデータのＡ／Ｄ変換時間
を計数し、該Ａ／Ｄ変換時間経過後にＡ／Ｄ変換
されたデータを受信していた。
方式においては、アナログデータを処理する場合
に、被監視局を統括制御するスキヤン回路からア
ドレスがアナログデータ入力用マルチプレクサに
送出されると同時に、スキヤン回路のアドレス走
査の停止とアナログデータのＡ／Ｄ（アナログ／
デイジタル）変換の開始とが行なわれる。これに
より、Ａ／Ｄ変換中は該アナログデータのアドレ
スのみがデータなしの状態で繰返し送出される。
受信側にあつては、アナログデータのアドレスを
受信すると、該アナログデータのＡ／Ｄ変換時間
を計数し、該Ａ／Ｄ変換時間経過後にＡ／Ｄ変換
されたデータを受信していた。
しかしながら、上述の従来方式においては、受
信側にあつて、アドレス信号にもとづいてアナロ
グデータかデイジタルデータかを判別する必要が
あること、およびＡ／Ｄ変換時間を計数する必要
があるために、管理センタの受信装置の制御が複
雑となり、従つて、受信装置の製造コストが高く
なるという問題点があつた。
信側にあつて、アドレス信号にもとづいてアナロ
グデータかデイジタルデータかを判別する必要が
あること、およびＡ／Ｄ変換時間を計数する必要
があるために、管理センタの受信装置の制御が複
雑となり、従つて、受信装置の製造コストが高く
なるという問題点があつた。
本発明の目的は、処理データがアナログデータ
の場合には、該データのＡ／Ｄ変換中、送信側か
ら待ち状態を示す信号を管理センタの受信装置へ
送出し続けるという構想にもとづき、受信側にお
けるアドレス信号によるアナログデータかデイジ
タルデータか否かの判定およびＡ／Ｄ変換時間の
計数を不要にし、従つて、管理センタの受信装置
の制御を簡略化して該装置のコストを低減し、前
述の従来方式における問題点を解決することにあ
る。
の場合には、該データのＡ／Ｄ変換中、送信側か
ら待ち状態を示す信号を管理センタの受信装置へ
送出し続けるという構想にもとづき、受信側にお
けるアドレス信号によるアナログデータかデイジ
タルデータか否かの判定およびＡ／Ｄ変換時間の
計数を不要にし、従つて、管理センタの受信装置
の制御を簡略化して該装置のコストを低減し、前
述の従来方式における問題点を解決することにあ
る。
以下、図面により本発明を説明する。
第１図ａおよび第１図ｂは一般的なテレメータ
システムに用いられる伝送符号フオーマツトを示
す図である。第１図ａにおいては、１ワードＷの
構成が示してある。１ワードＷは初送データＤ１
と同一のデータである連送データＤ２とからな
る。このように構成されたワードは第１図ｂに示
すように順次組合わせて送出される。ここで、第
１図ａにおける符号は次のごとく定義される。
システムに用いられる伝送符号フオーマツトを示
す図である。第１図ａにおいては、１ワードＷの
構成が示してある。１ワードＷは初送データＤ１
と同一のデータである連送データＤ２とからな
る。このように構成されたワードは第１図ｂに示
すように順次組合わせて送出される。ここで、第
１図ａにおける符号は次のごとく定義される。
ST：スタートビツト（１ビツトで通常「１」）；
SA：局アドレス、すなわち各被監視局を指定す
るアドレス（６ビツト）； Ｆ ：フラグ（１ビツト）； PA：Ｉ／Ｏアドレス、たとえばアナログ入力回
路、デイジタル入力回路等を指定するアドレス
（６ビツト）； DA：データ（16ビツト）； Ｐ ：パリテイ（１ビツト）； SP：ストツプパルス（１ビツトで通常「０」） 第２図は従来のデータ伝送方式を行なう送信装
置のブロツク回路図である。第２図の送信装置は
テレメータシステムにおける１つの被監視局内に
設けられたものであり、管理センタはこのような
送信装置を複数個同時に監視している。第２図に
おいて、送信装置は複数の入力回路、すなわち、
アナログ入力回路２−１，２−２，…およびデイ
ジタル入力回路３−１，３−２，…を有してお
り、これらの各入力回路を識別するためにアドレ
スが与えられている。たとえば、アナログ入力回
路２−１に入力されたアナログデータを管理セン
タに送出する場合には、スキヤン回路１からアド
レス信号用母線（以下、単にアドレス線とする）
Ｌ２に入力回路２−１のアドレスを送出すること
によりアナログ入力回路２−１を選択する。この
結果、アナログ入力回路２−１はアナログデータ
をＡ／Ｄ変換してデイジタル信号用母線（以下、
単にデイジタル線とする）Ｌ３にデイジタルデー
タを送出する。このデイジタルデータはスキヤン
回路１からのアドレス信号と共に並直列変換回路
４によつて第１図ａに示すような符号フオーマツ
トに変換され、しかる後、モデム５を介して管理
センタに送出される。また、デイジタル入力回路
３−１に入力されたデイジタルデータを管理セン
タに送出する場合にも同様であるが、この場合に
はＡ／Ｄ変換の必要がないのでそのまま送出され
る。さらにタイミング図を用いて第２図の装置の
動作を詳細に説明する。
るアドレス（６ビツト）； Ｆ ：フラグ（１ビツト）； PA：Ｉ／Ｏアドレス、たとえばアナログ入力回
路、デイジタル入力回路等を指定するアドレス
（６ビツト）； DA：データ（16ビツト）； Ｐ ：パリテイ（１ビツト）； SP：ストツプパルス（１ビツトで通常「０」） 第２図は従来のデータ伝送方式を行なう送信装
置のブロツク回路図である。第２図の送信装置は
テレメータシステムにおける１つの被監視局内に
設けられたものであり、管理センタはこのような
送信装置を複数個同時に監視している。第２図に
おいて、送信装置は複数の入力回路、すなわち、
アナログ入力回路２−１，２−２，…およびデイ
ジタル入力回路３−１，３−２，…を有してお
り、これらの各入力回路を識別するためにアドレ
スが与えられている。たとえば、アナログ入力回
路２−１に入力されたアナログデータを管理セン
タに送出する場合には、スキヤン回路１からアド
レス信号用母線（以下、単にアドレス線とする）
Ｌ２に入力回路２−１のアドレスを送出すること
によりアナログ入力回路２−１を選択する。この
結果、アナログ入力回路２−１はアナログデータ
をＡ／Ｄ変換してデイジタル信号用母線（以下、
単にデイジタル線とする）Ｌ３にデイジタルデー
タを送出する。このデイジタルデータはスキヤン
回路１からのアドレス信号と共に並直列変換回路
４によつて第１図ａに示すような符号フオーマツ
トに変換され、しかる後、モデム５を介して管理
センタに送出される。また、デイジタル入力回路
３−１に入力されたデイジタルデータを管理セン
タに送出する場合にも同様であるが、この場合に
はＡ／Ｄ変換の必要がないのでそのまま送出され
る。さらにタイミング図を用いて第２図の装置の
動作を詳細に説明する。
第３図ａ〜第３図ｄは第２図の装置内に現われ
る信号のタイミング図である。ここで、第３図ａ
はスキヤン回路１の送信タイミング、第３図ｂは
アナログ入力回路２−１，２−２，…のマルチプ
レクサ２１から送出されるものであつてＡ／Ｄ変
換中を示すASI（アナログサービス）信号、第３
図ｃは並直列変換回路４の送信タイミング、およ
び、第４図ｄは並直列変換回路４から送出される
送信データを示す。始めに、アナログ入力回路２
−１に入力されたアナログデータ（図中、（ｎ＋
１）データを該アナログデータとする）を管理セ
ンタに送出する場合を想定する。この場合、スキ
ヤン回路１が回路２−１のアドレス「１」をアド
レス線Ｌ２に送出する。これを受けて回路２−１
のマルチプレクサ２１が第３図ｂに示すような
ASI信号「２」をASI線Ｌ１に送出させてスキヤ
ン回路１のアドレス走査を停止させると共に、
Ａ／Ｄ変換器２２を動作させる。このＡ／Ｄ変換
器２２の動作中にあつてはＡ／Ｄ変換器２２の出
力データはないので、並直列変換回路４は、第３
図ｃの送信タイミングＸおよびＹに応じて、第３
図ｄに示すようなアドレスのみの送信データ（ｎ
＋１）*を送出する。管理センタの受信装置はこの
ようなアドレスのみ送信データ（ｎ＋１）*を受信
すると、該アドレスからアナログデータであるこ
とを判別してＡ／Ｄ変換時間を計数する。Ａ／Ｄ
変換が終了すると、回路２−１のマルチプレクサ
２１は第３図ｂに示すようにASI信号を停止す
る。しかる後、次の送信タイミング（第３図ｃの
矢印Ｚに相当）により、並直列変換回路４はスキ
ヤン回路１のアドレス信号「１」とＡ／Ｄ変換器
２２の出力デイジタルデータ「４」とを並直列変
換してデータ「５」としてモデム５を介して管理
センタに送出する（第３図ｄの（ｎ＋１）データ
に相当）。他方、デイジタル入力回路３−１に入
力されたデイジタルデータ（図中、（ｎ＋２）デ
ータを該デイジタルデータとする）を管理センタ
に送出する場合には、スキヤン回路１が回路３−
１のアドレス「1′」をアドレス線Ｌ２に送出す
る。この結果、並直列変換回路４はスキヤン回路
１のアドレス信号「1′」とデイジタル入力回路３
−１の出力デイジタルデータ「2′」とを並直列変
換してデータ「3′」としてモデム５を介して管理
センタに送出する（第３図ｄの（ｎ＋２）データ
に相当）。
る信号のタイミング図である。ここで、第３図ａ
はスキヤン回路１の送信タイミング、第３図ｂは
アナログ入力回路２−１，２−２，…のマルチプ
レクサ２１から送出されるものであつてＡ／Ｄ変
換中を示すASI（アナログサービス）信号、第３
図ｃは並直列変換回路４の送信タイミング、およ
び、第４図ｄは並直列変換回路４から送出される
送信データを示す。始めに、アナログ入力回路２
−１に入力されたアナログデータ（図中、（ｎ＋
１）データを該アナログデータとする）を管理セ
ンタに送出する場合を想定する。この場合、スキ
ヤン回路１が回路２−１のアドレス「１」をアド
レス線Ｌ２に送出する。これを受けて回路２−１
のマルチプレクサ２１が第３図ｂに示すような
ASI信号「２」をASI線Ｌ１に送出させてスキヤ
ン回路１のアドレス走査を停止させると共に、
Ａ／Ｄ変換器２２を動作させる。このＡ／Ｄ変換
器２２の動作中にあつてはＡ／Ｄ変換器２２の出
力データはないので、並直列変換回路４は、第３
図ｃの送信タイミングＸおよびＹに応じて、第３
図ｄに示すようなアドレスのみの送信データ（ｎ
＋１）*を送出する。管理センタの受信装置はこの
ようなアドレスのみ送信データ（ｎ＋１）*を受信
すると、該アドレスからアナログデータであるこ
とを判別してＡ／Ｄ変換時間を計数する。Ａ／Ｄ
変換が終了すると、回路２−１のマルチプレクサ
２１は第３図ｂに示すようにASI信号を停止す
る。しかる後、次の送信タイミング（第３図ｃの
矢印Ｚに相当）により、並直列変換回路４はスキ
ヤン回路１のアドレス信号「１」とＡ／Ｄ変換器
２２の出力デイジタルデータ「４」とを並直列変
換してデータ「５」としてモデム５を介して管理
センタに送出する（第３図ｄの（ｎ＋１）データ
に相当）。他方、デイジタル入力回路３−１に入
力されたデイジタルデータ（図中、（ｎ＋２）デ
ータを該デイジタルデータとする）を管理センタ
に送出する場合には、スキヤン回路１が回路３−
１のアドレス「1′」をアドレス線Ｌ２に送出す
る。この結果、並直列変換回路４はスキヤン回路
１のアドレス信号「1′」とデイジタル入力回路３
−１の出力デイジタルデータ「2′」とを並直列変
換してデータ「3′」としてモデム５を介して管理
センタに送出する（第３図ｄの（ｎ＋２）データ
に相当）。
しかしながら、第２図の装置を用いたテレメー
タシステムにおいては、上述したごとく、受信側
において、アドレス信号にもとづいてアナログデ
ータかデイジタルデータかを判別する必要、およ
びＡ／Ｄ変換時間を計数する必要とがあるので、
受信装置の制御が複雑且つ高コストとなる。
タシステムにおいては、上述したごとく、受信側
において、アドレス信号にもとづいてアナログデ
ータかデイジタルデータかを判別する必要、およ
びＡ／Ｄ変換時間を計数する必要とがあるので、
受信装置の制御が複雑且つ高コストとなる。
第４図は本発明に係るデータ伝送方式を行なう
送信装置のブロツク回路図である。第４図におい
て、第２図の構成要素と同一の要素については同
一の参照番号を付してある。すなわち、第２図の
装置と異なり、並直列変換回路４′はASI線Ｌ１
にも接続されている。これにより、アナログ入力
回路２−１，２−２，…の１つにおいてＡ／Ｄ変
換が実行されている場合には、並直列変換回路
４′はASI信号を受けて待ち状態を示す信号、た
とえばオール「１」あるいはオール「０」なる信
号をモデム５を介して管理センタに送出する。こ
れにより、管理センタの受信装置はデータ待ち状
態を保持する。従つて、受信装置にあつては、ア
ドレス信号からのアナログデータかデイジタルデ
ータかの判別は不要となると共に、Ａ／Ｄ変換時
間の計数も不要となる。以下に第４図の装置の動
作を説明する。
送信装置のブロツク回路図である。第４図におい
て、第２図の構成要素と同一の要素については同
一の参照番号を付してある。すなわち、第２図の
装置と異なり、並直列変換回路４′はASI線Ｌ１
にも接続されている。これにより、アナログ入力
回路２−１，２−２，…の１つにおいてＡ／Ｄ変
換が実行されている場合には、並直列変換回路
４′はASI信号を受けて待ち状態を示す信号、た
とえばオール「１」あるいはオール「０」なる信
号をモデム５を介して管理センタに送出する。こ
れにより、管理センタの受信装置はデータ待ち状
態を保持する。従つて、受信装置にあつては、ア
ドレス信号からのアナログデータかデイジタルデ
ータかの判別は不要となると共に、Ａ／Ｄ変換時
間の計数も不要となる。以下に第４図の装置の動
作を説明する。
第５図ａ〜第５図ｄは第４図の装置内に現われ
る信号のタイミング図である。第５図ａ〜第５図
ｃは第３図ａ〜第３図ｃにそれぞれ同一であつ
て、第５図ｄは第３図ｄと異なる。また、第４図
の装置においては、アナログデータの処理が第３
図の装置の場合と異なる。従つて、アナログデー
タの送信についてのみ説明する。第３図の場合と
同様に、アナログ入力回路２−１に入力されたア
ナログデータ（図中、（ｎ＋１）データを該アナ
ログデータとする）を管理センタに送出する場合
を想定する。この場合、スキヤン回路１が回路２
−１のアドレス「１」をアドレス線Ｌ２に送出す
る。これを受けて回路２−１のマルチプレクサ２
１が第５図ｂに示すようなASI信号「２」をASI
線Ｌ１に送出する。この結果、スキヤン回路１の
アドレス走査は停止し、且つ、並直列変換回路
４′は第５図ｄの送信タイミングＸおよびＹに無
関係にオール「１」あるいはオール「０」のデー
タ（第５図ｄのSYNに相当）をモデム５を介し
て管理センタに送出する。また、同時に、Ａ／Ｄ
変換器２２が動作を開始する。管理センタの受信
装置は上記オール「１」あるいはオール「０」の
データを受信している間、待ち状態を保持する。
Ａ／Ｄ変換が終了すると、回路２−１のマルチプ
レクサ２１は第５図ｂに示すようにASI信号を停
止する。従つて、第５図ｃの矢印Ｚに示す次の送
信タイミングにより、並直列変換回路４′はスキ
ヤン回路１のアドレス信号「１」とＡ／Ｄ変換器
２２の出力デイジタルデータ「４」とを並直列変
換してデータ「５」としてモデム５を介して管理
センタに送出する。このように、送信装置からの
信号により管理センタの受信装置を待ち状態にす
るようにしている。
る信号のタイミング図である。第５図ａ〜第５図
ｃは第３図ａ〜第３図ｃにそれぞれ同一であつ
て、第５図ｄは第３図ｄと異なる。また、第４図
の装置においては、アナログデータの処理が第３
図の装置の場合と異なる。従つて、アナログデー
タの送信についてのみ説明する。第３図の場合と
同様に、アナログ入力回路２−１に入力されたア
ナログデータ（図中、（ｎ＋１）データを該アナ
ログデータとする）を管理センタに送出する場合
を想定する。この場合、スキヤン回路１が回路２
−１のアドレス「１」をアドレス線Ｌ２に送出す
る。これを受けて回路２−１のマルチプレクサ２
１が第５図ｂに示すようなASI信号「２」をASI
線Ｌ１に送出する。この結果、スキヤン回路１の
アドレス走査は停止し、且つ、並直列変換回路
４′は第５図ｄの送信タイミングＸおよびＹに無
関係にオール「１」あるいはオール「０」のデー
タ（第５図ｄのSYNに相当）をモデム５を介し
て管理センタに送出する。また、同時に、Ａ／Ｄ
変換器２２が動作を開始する。管理センタの受信
装置は上記オール「１」あるいはオール「０」の
データを受信している間、待ち状態を保持する。
Ａ／Ｄ変換が終了すると、回路２−１のマルチプ
レクサ２１は第５図ｂに示すようにASI信号を停
止する。従つて、第５図ｃの矢印Ｚに示す次の送
信タイミングにより、並直列変換回路４′はスキ
ヤン回路１のアドレス信号「１」とＡ／Ｄ変換器
２２の出力デイジタルデータ「４」とを並直列変
換してデータ「５」としてモデム５を介して管理
センタに送出する。このように、送信装置からの
信号により管理センタの受信装置を待ち状態にす
るようにしている。
上述したように本発明によれば、テレメータシ
ステムにおいて、アナログデータのＡ／Ｄ変換中
は被監視局の送信装置の指令により管理センタの
受信装置を待ち状態にしているので、該受信装置
において、アドレス信号におけるデータ判別およ
びＡ／Ｄ変換時間の計数を不要にすることがで
き、従つて、該受信装置を簡略化且つ低コスト化
することができ、前述の従来方式における問題点
の解決に役立つものである。
ステムにおいて、アナログデータのＡ／Ｄ変換中
は被監視局の送信装置の指令により管理センタの
受信装置を待ち状態にしているので、該受信装置
において、アドレス信号におけるデータ判別およ
びＡ／Ｄ変換時間の計数を不要にすることがで
き、従つて、該受信装置を簡略化且つ低コスト化
することができ、前述の従来方式における問題点
の解決に役立つものである。
第１図ａおよび第１図ｂは一般的なテレメータ
システムに用いられる伝送符号フオーマツトを示
す図、第２図は従来のデータ伝送方式を行なう送
信装置のブロツク図、第３図ａ〜第３図ｄは第２
図の装置内に現われる信号のタイミング図、第４
図は本発明に係るデータ伝送方式を行なう送信装
置のブロツク回路図、第５図ａ〜第５図ｄは第４
図の装置内に現われる信号のタイミング図であ
る。 １：スキヤン回路、２−１，２−２，…：アナ
ログ入力回路、３−１，３−２，…：デイジタル
入力回路、４，４′：並直列変換回路、５：モデ
ム、Ｌ１：アナログサービス信号用線路、Ｌ２：
アドレス信号用母線、Ｌ３：デイジタル信号用母
線。
システムに用いられる伝送符号フオーマツトを示
す図、第２図は従来のデータ伝送方式を行なう送
信装置のブロツク図、第３図ａ〜第３図ｄは第２
図の装置内に現われる信号のタイミング図、第４
図は本発明に係るデータ伝送方式を行なう送信装
置のブロツク回路図、第５図ａ〜第５図ｄは第４
図の装置内に現われる信号のタイミング図であ
る。 １：スキヤン回路、２−１，２−２，…：アナ
ログ入力回路、３−１，３−２，…：デイジタル
入力回路、４，４′：並直列変換回路、５：モデ
ム、Ｌ１：アナログサービス信号用線路、Ｌ２：
アドレス信号用母線、Ｌ３：デイジタル信号用母
線。
Claims (1)
- 【特許請求の範囲】 １ 被監視局がアナログデータ及びデイジタルデ
ータを入力し、該入力されたデータを所定の伝送
フオーマツトのデイジタルデータに変換してセン
タへ送出するデータ伝送方式において、 前記被監視局は、 アナログデータをデイジタルデータに変換する
Ａ／Ｄ変換器２２を有するアナログ入力回路２−
１，２−２と、 デイジタルデータを入力するデイジタル入力回
路３−１，３−２と、 該アナログ入力回路２−１，２−２及び前記デ
イジタル入力回路３−１，３−２からのデイジタ
ルデータを前記所定の伝送フオーマツトに変換す
る並直列変換回路４′と、 前記アナログ入力回路２−１，２−２及びデイ
ジタル入力回路３−１，３−２を順次選択するス
キヤン回路１と、 を具備し、 前記アナログ入力回路２−１，２−２が前記ス
キヤン回路１によつて選択された場合には、入力
されたアナログデータをＡ／Ｄ変換中には前記ス
キヤン回路１の選択動作を停止すると共に前記並
直列変換回路４′はオール「０」もしくは「１」
を送出し、該Ａ／Ｄ変換終了後には前記並直列変
換回路４′はＡ／Ｄ変換されたデータを前記スキ
ヤン回路１のアドレスと共に前記所定のフオーマ
ツトに変換して送出し、 前記デイジタル入力回路３−１，３−２が前記
スキヤン回路１によつて選択された場合には、前
記並直列変換回路４′は入力されたデイジタルデ
ータを前記スキヤン回路１のアドレスと共に前記
所定フオーマツトに変換して送出することを特徴
とするデータ伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2801980A JPS56125130A (en) | 1980-03-07 | 1980-03-07 | Data transmission system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2801980A JPS56125130A (en) | 1980-03-07 | 1980-03-07 | Data transmission system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56125130A JPS56125130A (en) | 1981-10-01 |
| JPH0156582B2 true JPH0156582B2 (ja) | 1989-11-30 |
Family
ID=12237039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2801980A Granted JPS56125130A (en) | 1980-03-07 | 1980-03-07 | Data transmission system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56125130A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2522006B2 (ja) * | 1988-02-22 | 1996-08-07 | 株式会社島津製作所 | 電子はかりシステム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5252343A (en) * | 1975-10-24 | 1977-04-27 | Matsushita Electric Ind Co Ltd | Information system |
-
1980
- 1980-03-07 JP JP2801980A patent/JPS56125130A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5252343A (en) * | 1975-10-24 | 1977-04-27 | Matsushita Electric Ind Co Ltd | Information system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56125130A (en) | 1981-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0279558A1 (en) | System of data working stations for teaching a class of students | |
| US4712210A (en) | Signal conversion circuit for interconnecting coaxial cable and a twisted pair | |
| JPH0156582B2 (ja) | ||
| US4744024A (en) | Method of operating a bus in a data processing system via a repetitive three stage signal sequence | |
| JPH0145673B2 (ja) | ||
| JPS6040749B2 (ja) | シリアル伝送装置 | |
| JPS6113262B2 (ja) | ||
| JPS62249542A (ja) | デ−タ転送方式 | |
| JP2949118B1 (ja) | バス通信型エンコーダ装置のエンコーダデータ出力方法 | |
| JP2504478B2 (ja) | ファクシミリ蓄積交換装置 | |
| JPS59135561A (ja) | 回線制御信号検出，送信回路 | |
| JP2502850B2 (ja) | Ｓｃｓｉシステムのコミュニケ―ション方法 | |
| JP3296639B2 (ja) | 通信切替システム装置 | |
| JPS6074852A (ja) | 通信制御装置 | |
| JPS603097A (ja) | 情報処理装置 | |
| JPH0937318A (ja) | メッセージ受信装置およびメッセージ送受信方法 | |
| JPH01147765A (ja) | データ転送制御装置 | |
| JPH0736572B2 (ja) | データ伝送方式 | |
| JPH012441A (ja) | 通信制御装置 | |
| JPH0142199B2 (ja) | ||
| JPS5955655A (ja) | デ−タ伝送方式 | |
| JPS603228B2 (ja) | 信号受信制御回路 | |
| JPH04249947A (ja) | 通信制御装置 | |
| JPS6142466B2 (ja) | ||
| JPS6154521A (ja) | デ−タ伝送方法 |