JPS6123357A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS6123357A JPS6123357A JP14468684A JP14468684A JPS6123357A JP S6123357 A JPS6123357 A JP S6123357A JP 14468684 A JP14468684 A JP 14468684A JP 14468684 A JP14468684 A JP 14468684A JP S6123357 A JPS6123357 A JP S6123357A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply line
- integrated circuit
- semiconductor integrated
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 230000006378 damage Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体集積回路、特に入力保護回路を備えた半
導体集積回路に関する。
導体集積回路に関する。
半導体集積回路において、静電破壊対策の面から、入出
力保護ダイオードや入出力保護抵抗を介して内部回路素
子に接続する場合が非常に多い。
力保護ダイオードや入出力保護抵抗を介して内部回路素
子に接続する場合が非常に多い。
このよ５な場合、通常スクライプ線と電源ラインの間の
パッド周辺に、保護ダイオードや内部素子を配置して製
造することが一般によく行われている。
パッド周辺に、保護ダイオードや内部素子を配置して製
造することが一般によく行われている。
ところが入出力端子に、外部から加わった静電パルスは
、ダイオードを通して電源へ放電しようとするため、そ
の経路内に内部素子が存在するとゲート破壊を起こす可
能性がある□。
、ダイオードを通して電源へ放電しようとするため、そ
の経路内に内部素子が存在するとゲート破壊を起こす可
能性がある□。
例えば従来の集積回路においては第１図に示すように、
入出力端子２に接続されている入力保護ダイオード（Ｎ
型・・・５．Ｐ型・・・８）、入力保護抵抗９．内部素
子のゲート７、ソース１０．コンタクト６ 、６ ａ
＊ ６ ｂ ＊ ６ ｃは、スクライプ線１とルスは、
引き出しアルミ８を通り、ダイオード８を通して、電源
ライン上のコンタクト６ｃから電源４ａへ放電しようと
する。しかしその時、放電経路６ａから６０の間に、ゲ
ート、ドレインコンタクトがあるため、ゲート破壊を起
す可能性がある。
入出力端子２に接続されている入力保護ダイオード（Ｎ
型・・・５．Ｐ型・・・８）、入力保護抵抗９．内部素
子のゲート７、ソース１０．コンタクト６ 、６ ａ
＊ ６ ｂ ＊ ６ ｃは、スクライプ線１とルスは、
引き出しアルミ８を通り、ダイオード８を通して、電源
ライン上のコンタクト６ｃから電源４ａへ放電しようと
する。しかしその時、放電経路６ａから６０の間に、ゲ
ート、ドレインコンタクトがあるため、ゲート破壊を起
す可能性がある。
本発明は上記従来例の欠点に鑑み提案されたものであら
、入・出力端子に接続される保護ダイオードと同じ入・
出力端子に接続される内部回路素子とを電源ラインに関
して分離配置することにより、静電破壊に強い半導体集
積回路の提供を目的とする。
、入・出力端子に接続される保護ダイオードと同じ入・
出力端子に接続される内部回路素子とを電源ラインに関
して分離配置することにより、静電破壊に強い半導体集
積回路の提供を目的とする。
本発明は保護ダイオードと内部回路素子に接続される入
・出力端子を有する半導体集積回路において、電源ライ
ンを中心に、前記端子側に同端子と接続される前記保護
ダイオードを配置し、電源ラインを中心に前記端子側と
反対側に同端子に接続される内部回路素子を配置するこ
とを特徴とする。
・出力端子を有する半導体集積回路において、電源ライ
ンを中心に、前記端子側に同端子と接続される前記保護
ダイオードを配置し、電源ラインを中心に前記端子側と
反対側に同端子に接続される内部回路素子を配置するこ
とを特徴とする。
以下図面を参照して本発明の詳細な説明する。
第２図は本発明の実施例に係る半導体集積回路のパター
ン配置図であり、第１図と同じ番号は同じ素子を示す。
ン配置図であり、第１図と同じ番号は同じ素子を示す。
実施例においては図示するように、入出力端子に接続さ
れる内部回路素子７を電源ライン４ａに対してバッド２
０反対側に配置している。従ってパッド２に静電パルス
が印加したとき、このエネルギーはダイオード８からコ
ンタクト６ｃを介して電源ライン４ａに吸収される。こ
の場合、ダイオード８から電源ライン４ａへの放電経路
中に回路素子が存在しないのでゲート破壊を起すことも
ない。
れる内部回路素子７を電源ライン４ａに対してバッド２
０反対側に配置している。従ってパッド２に静電パルス
が印加したとき、このエネルギーはダイオード８からコ
ンタクト６ｃを介して電源ライン４ａに吸収される。こ
の場合、ダイオード８から電源ライン４ａへの放電経路
中に回路素子が存在しないのでゲート破壊を起すことも
ない。
以上説明したように本発明によれば、端子に加った静電
パルスが電源ラインへ放電するとき、その経路に回路素
子のゲートが存在しないので、静電破壊に強い半導体集
積回路が得られる。
パルスが電源ラインへ放電するとき、その経路に回路素
子のゲートが存在しないので、静電破壊に強い半導体集
積回路が得られる。
第１図は従来例に係る集積回路パターン図であり、第２
図は本発明の実施例に係る集積回路パターン図である。 ■・・・・・・・・・・・・スクライプ線。 ２・・・・・・・・・・・・ポンディングパッド。 ８・・・・・・・・・・・・パッドからの引出しアルミ
。 ４ａ 、 ４ｂ・・・・・・電源ライン。 ５・・・・・・・・・・・・Ｎチャンネル型ダイオード
。 ６．６ａ、６ｂ、６ｃ ・・・・・・コンタクト。 ７・・・・・・・・・・・・ケ−）。 ８・・・・・・・・・・・・Ｐチャンネル型ダイオード
。 ９・・・・・・・・・・・・保護抵抗。 ｌＯ・・・・・・・・・ソース。 特許出願人 日本電気株式会社 第２図
図は本発明の実施例に係る集積回路パターン図である。 ■・・・・・・・・・・・・スクライプ線。 ２・・・・・・・・・・・・ポンディングパッド。 ８・・・・・・・・・・・・パッドからの引出しアルミ
。 ４ａ 、 ４ｂ・・・・・・電源ライン。 ５・・・・・・・・・・・・Ｎチャンネル型ダイオード
。 ６．６ａ、６ｂ、６ｃ ・・・・・・コンタクト。 ７・・・・・・・・・・・・ケ−）。 ８・・・・・・・・・・・・Ｐチャンネル型ダイオード
。 ９・・・・・・・・・・・・保護抵抗。 ｌＯ・・・・・・・・・ソース。 特許出願人 日本電気株式会社 第２図
Claims (1)
- 保護ダイオードと内部回路素子に接続される入・出力
端子を有する半導体集積回路において、電源ラインを中
心に前記端子側に同端子と接続される前記保護ダイオー
ドを配置し、電源ラインを中心に前記端子側と反対側に
同端子に接続される内部回路素子を配置することを特徴
とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14468684A JPH0248144B2 (ja) | 1984-07-12 | 1984-07-12 | Handotaishusekikairo |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14468684A JPH0248144B2 (ja) | 1984-07-12 | 1984-07-12 | Handotaishusekikairo |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6123357A true JPS6123357A (ja) | 1986-01-31 |
| JPH0248144B2 JPH0248144B2 (ja) | 1990-10-24 |
Family
ID=15367897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14468684A Expired - Lifetime JPH0248144B2 (ja) | 1984-07-12 | 1984-07-12 | Handotaishusekikairo |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0248144B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5161905A (en) * | 1990-02-09 | 1992-11-10 | Eriksson Bjoern S H | Apparatus for recording and/or reading information |
-
1984
- 1984-07-12 JP JP14468684A patent/JPH0248144B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5161905A (en) * | 1990-02-09 | 1992-11-10 | Eriksson Bjoern S H | Apparatus for recording and/or reading information |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0248144B2 (ja) | 1990-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5426323A (en) | Integrated semiconductor circuit with ESD protection | |
| JP2007235151A (ja) | 集積回路用の保護構造 | |
| SE8500924L (sv) | Halvledaranordning innefattande en integrerad halvledarkrets av cmos-typ | |
| US5568346A (en) | ESD protection circuit | |
| JPS6123357A (ja) | 半導体集積回路 | |
| KR970030780A (ko) | 반도체 집적 회로 장치 | |
| JPS6014460A (ja) | 半導体集積回路 | |
| JPS6221018Y2 (ja) | ||
| JPH0590520A (ja) | 半導体保護装置 | |
| JPH03248567A (ja) | 入力保護用トランジスタ | |
| JPH0587024B2 (ja) | ||
| JP3134443B2 (ja) | 半導体入力保護装置 | |
| JP2766490B2 (ja) | 半導体装置 | |
| JP2509300B2 (ja) | 半導体装置の入力回路 | |
| JPS62122164A (ja) | 入力保護回路 | |
| JP2878765B2 (ja) | 半導体装置 | |
| JPH02135774A (ja) | 半導体装置 | |
| JPS63229857A (ja) | 静電破壊保護回路 | |
| KR930010078B1 (ko) | 반도체 집적회로장치 | |
| JPH0510829B2 (ja) | ||
| JPH01218041A (ja) | 静電気保護素子 | |
| JPS62166557A (ja) | 半導体静電破壊保護装置 | |
| JPH05267659A (ja) | 半導体装置 | |
| JPS61283154A (ja) | 半導体集積回路の保護素子 | |
| JPH02278864A (ja) | 半導体装置の入力保護回路 |