JPS61229346A - 集積回路上への多結晶シリコンパタ−ンの形成方法 - Google Patents

集積回路上への多結晶シリコンパタ−ンの形成方法

Info

Publication number
JPS61229346A
JPS61229346A JP61038138A JP3813886A JPS61229346A JP S61229346 A JPS61229346 A JP S61229346A JP 61038138 A JP61038138 A JP 61038138A JP 3813886 A JP3813886 A JP 3813886A JP S61229346 A JPS61229346 A JP S61229346A
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
doped
integrated circuit
silicon
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61038138A
Other languages
English (en)
Other versions
JPH0693457B2 (ja
Inventor
ピーター　デニス　スコベル
ロジヤー　レスリー　ベイカー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STC PLC
Original Assignee
STC PLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STC PLC filed Critical STC PLC
Publication of JPS61229346A publication Critical patent/JPS61229346A/ja
Publication of JPH0693457B2 publication Critical patent/JPH0693457B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Amplifiers (AREA)
  • Silicon Polymers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は集積回路に係り、特にかかる集積回路への多結
晶シリコン導体の形成に関する。
従来の技術 多結晶シリコンないしポリシリコンは集積回路中のゲー
トや相互接続トラック等、導体領域の製造に頻繁に使用
される。しかし、これを高周波用途で使用しようとする
と、材料の比較的高い固有抵抗のため用途が限られる。
この問題を解決せんとして、多結晶シリコンを典型的に
はリン、ヒ素、あるいはホウ素によりドーピングする試
みがなされている。この場合、望ましい低い固有抵抗を
達成せんとする際ドーパントを拡散させるのに材料のア
ニールが必要となる。
発明が解決しようとする問題点 従来の炉内アニール技術を使用した場合、ドーパントの
多くは多結晶シリコンの粒界にトラップされ、従って不
活性になることが見出された。さらに、アニール処理の
際下層部の活性領域中ではドーパントの再分布が生じ得
る。これは明らかに、回路が高い集積密度を有する小形
の装置よりなる場合極めて不都合である。
本発明の目的はこの問題点を軽減ないし解決することに
ある。
問題点を解決するための手段 本発明は集積回路上に、ドープされた多結晶シリコンの
パターンを形成する方法であって、ドープされたパター
ンを集積回路上に設け、全体を多結晶シリコン中のドー
パントが再分布する温度にパルス的に加熱し、これによ
りドープされた多結晶シリコンの固有抵抗を減少させる
ことを共に有する方法を提供する。
本発明はさらに、集積回路上に、ドープされた多結晶シ
リコンよりなる導体層を形成する方法であって、該回路
上にドープされたアモルファスシリコン層を設け、全体
を５００ないし９００℃の温度でアモルファスシリコン
が再結晶してドープされた多結晶シリコンを形成するに
十分な時間加熱し、さらに全体を１０００ないし１１０
０℃へパルス的に加熱してドーパントを活性化し、これ
により多結晶シリコンの固有抵抗を減少させる段階を含
むことを共に有する方法を提供する。
本発明においては低い固有抵抗を有するドープされた多
結晶シリコン導体層が集積回路上に、ドープされたアモ
ルファスシリコンの低温での再結晶に引続き、最高温度
が１０００ないし１１００℃の漸移的なパルス状加熱に
より形成され、これによりドーパントが活性化される。
高温サイクルは極く短時間しか必要とされないのでドー
パントの集積回路中での再分布の危険は実質的に取り除
かれる。
実施例 以下、本発明を図面を参照しながら実施例について説明
する。
第１図を参照するに、複数の能動装置（図示せず）を有
する半導体基板１１にはシリカあるいは窒化珪素等の耐
火物材料よりなる絶縁層１２Ｉ設けられている。絶縁層
は一方ドープされた多結晶シリコンよりなるパターン付
けされた層１３により被覆されている。装置組立体は複
数のＣＭＯＳ装置及びバイポーラ装置が共に共通の基板
上に設けられる併合技術回路よりなるのが典型的である
。
多結晶層１３は従って相互結線パターン、ＣＨＯＳゲー
ト、及びバイポーラ多結晶シリコンエミッタを提供する
。かかる構造は出願人による英国特許出願第８５０７６
２４号に記載されている。多結晶シリコン１３の固有抵
抗値はドーパントのレシティベーションを行なうことで
減少される。これは全体を再活性化が生じる温度までパ
ルス的に加熱することで行なわれる。この熱処理は比較
的短いので基板１１上に形成されている回路装置への著
しい影響はない。
典型的な処理過程では、集積回路にアモルファスシリコ
ン層よりなるドープされた多結晶シリコン導体パターン
が形成される。かかる層はＬＰＧＶＤ（減圧ＣＶＤ）、
ＰＥＣＶＤ　（プラズマＣＶＤ）。
あるいは反応性スパッタにより堆積される。アモルファ
スシリコンはリン、ヒ素、あるいはホウ素等によりドー
プされる。ドーピングは成長過程で化学的に行なっても
、あるいはその後でイオン注入によって行なってもよい
。全体は次いで５００ないしｉ　ｏｏｏ℃に加熱され、
材料が再結晶して多結晶シリコンが形成される。この再
結晶には比較的低い温度が使用されるので集積回路中で
のドーパントの再分布は事実１生じない。ドーパントは
アモルファスシリコンに対して０．３ないし３％の原子
分率濃度であるのが典型的である。
このアモルファスシリコンの再結晶の際はドーパントの
大部分は成長中の結晶の非置換席にトラップされており
、従って電気的に不活性である。
ドーパントはトランジェントアニール装置中で例えば１
０００ないし１１１０℃、０．５ないし５秒間の如き、
短い高温サイクルにより完全に活性化できる。ドーパン
トを活性化するのにトランジェントアニールを行なうこ
とにより粒界への偏析が軽減され、従って高いドーパン
トの活性率と低い固有抵抗が得られることが見出された
。最終的な固有抵抗値は２ないし１５ｍΩｃｍであるの
が典型的である。
シリコン層をマスキングしてエツチングすることにより
、処理過程中の適当な段階で望ましい導体パターンが画
成される。エツチングは結晶化の後で、かつドーパント
の活性化の前に行なうのが典型的である。
あるいは別の過程において、シリコン１１１３を多結晶
状態のドープされた、あるいは未ドープの材料として堆
積させ、処理過程中の再結晶過程を除いてもよい。未ド
ープ材料を用いた場合はドーピングはイオン注入によっ
て行なわれる。
典型的な例では、０．３％の原子分率濃度のリンにより
その場でドープされたアモルファスシリコン膜が形成さ
れた。これは２５ｍΩｃｍの固有抵抗を有していること
が見出された。膜は８５０℃で５０分間アニールされて
シリコンが再結晶された。その結果この膜は２０ｍΩ１
の固有抵抗を有することが測定された。この膜を非コヒ
ーレント放射を用いて１１００℃で１秒間パルス的にア
ニールしたところ、最終的な固有抵抗値として１４ｍΩ
１の値が得られた。リンを２．５％原子分率濃度含む同
様に処理された膜について測定された固有抵抗値は１０
００℃、１秒間の７ニールの後で６．２ｍΩ１であった
が、これは再結晶前の３０ｍΩ１という値と比較すると
対照的である。
アニール時間とシート抵抗との関係を第２図に示す。測
定は各々４３００オングストローム（４３０ｎｍ）の厚
さの４つのシリコン膜について行なわれた。いずれの場
合でも、材料は９００℃で予備ドライブを行なった襖、
ヒ素を４０ＫｅＶで１．５Ｅ１６ｃｍ（の堡イオン注入
された。測定された最終的なシート抵抗値は２．４ない
し３．６５ｍΩｃｔａの範囲の固有抵抗に相当する。
ドーパントの活性化のためにトランジェントアニールを
低い再成長温度と組合わせて使用するのは高度なＣＭＯ
Ｓ及びバイポーラ回路に必要な低温処理に特に適してい
る。しかし、この方法はかかる特定の処理に限定される
ことはなく、一般的な半導体に対しても用途を有してい
る。
【図面の簡単な説明】
第１図はシリコン導体パターンが設けられた集積回路の
新面図、第２図はドープされた多結晶シリコンシートの
抵抗値とアニール時間との関係を示すグラフである。 １１・・・半導体基板、１２・・・絶縁層、１３・・・
多結晶シリコン層（パターン） 手続補正間 昭和６１年　牛用、Ｓ日

Claims (10)

    【特許請求の範囲】
  1. （１）集積回路上に、ドープされた多結晶シリコンのパ
    ターンを形成する方法であつて、ドープされたパターン
    を集積回路上に設け、全体を多結晶シリコン中のドーパ
    ントが再分布する温度にパルス的に加熱し、これにより
    ドープされた多結晶シリコンの固有抵抗を減少させるこ
    とを特徴とする方法。
  2. （２）集積回路上に、ドープされた多結晶シリコンより
    なる導体層を形成する方法であって、該回路上にドープ
    されたアモルファスシリコン層を設け、全体を５００な
    いし９００℃の温度でアモルファスシリコンが再結晶し
    てドープされた多結晶シリコンを形成するに十分な時間
    加熱し、さらに全体を１０００ないし１１００℃へパル
    ス的に加熱してドーパントを活性化し、これにより多結
    晶シリコンの固有抵抗を減少させる段階を含むことを特
    徴とする方法。
  3. （３）ドーパントはリン、ヒ素、あるいはホウ素である
    特許請求の範囲第１項又は第２項記載の方法。
  4. （４）ドーパントは０．３ないし３％の原子分率濃度の
    アモルファスシリコンである特許請求の範囲第３項記載
    の方法。
  5. （５）ドーパントはアモルファスシリコン層へのイオン
    注入により導入される特許請求の範囲第４項記載の方法
    。
  6. （６）多結晶シリコン導体層の固有抵抗値は２ないし１
    ５ｍΩｃｍである特許請求の範囲第５項記載の方法。
  7. （７）回路は０．５ないし５秒間パルス的に加熱される
    特許請求の範囲第６項記載の方法。
  8. （８）該回路はＣＭＯＳ及びバイポーラ装置を共に有す
    る特許請求の範囲第１項記載の方法。
  9. （９）ドープされた多結晶シリコン層はＣＭＯＳ装置の
    ゲート、バイポーラ装置のエミッタ、及び相互結線パタ
    ーンを形成する特許請求の範囲第８項記載の方法。
  10. （１０）特許請求の範囲第２項記載の方法により製造さ
    れた集積回路。
JP61038138A 1985-02-23 1986-02-21 集積回路上への多結晶シリコンパタ−ンの形成方法 Expired - Fee Related JPH0693457B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8504725 1985-02-23
GB858504725A GB8504725D0 (en) 1985-02-23 1985-02-23 Integrated circuits

Publications (2)

Publication Number Publication Date
JPS61229346A true JPS61229346A (ja) 1986-10-13
JPH0693457B2 JPH0693457B2 (ja) 1994-11-16

Family

ID=10574994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61038138A Expired - Fee Related JPH0693457B2 (ja) 1985-02-23 1986-02-21 集積回路上への多結晶シリコンパタ−ンの形成方法

Country Status (5)

Country Link
EP (1) EP0193331B1 (ja)
JP (1) JPH0693457B2 (ja)
AT (1) ATE61158T1 (ja)
DE (1) DE3677612D1 (ja)
GB (2) GB8504725D0 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01145844A (ja) * 1987-12-01 1989-06-07 Fujitsu Ltd 半導体装置の製造方法
JPH02201917A (ja) * 1989-01-30 1990-08-10 Nippon Telegr & Teleph Corp <Ntt> シリコン膜の形成法
JPH02209769A (ja) * 1989-02-09 1990-08-21 Sony Corp マスタスライス方式の半導体集積回路装置
JPH02211663A (ja) * 1989-02-10 1990-08-22 Sony Corp マスタスライス方式の半導体集積回路装置及びその製造方法
JPH06318676A (ja) * 1993-05-07 1994-11-15 Nec Corp 半導体装置の製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2188479B (en) * 1986-03-26 1990-05-23 Stc Plc Semiconductor devices
US5180690A (en) * 1988-12-14 1993-01-19 Energy Conversion Devices, Inc. Method of forming a layer of doped crystalline semiconductor alloy material
US5242507A (en) * 1989-04-05 1993-09-07 Boston University Impurity-induced seeding of polycrystalline semiconductors
JP2508948B2 (ja) * 1991-06-21 1996-06-19 日本電気株式会社 半導体装置の製造方法
JPH05343316A (ja) * 1991-09-30 1993-12-24 Nec Corp 半導体装置の製造方法
US6323071B1 (en) 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
US5403762A (en) * 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
US6875628B1 (en) * 1993-05-26 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method of the same
JP3450376B2 (ja) 1993-06-12 2003-09-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5792700A (en) * 1996-05-31 1998-08-11 Micron Technology, Inc. Semiconductor processing method for providing large grain polysilicon films
WO1999022411A1 (en) * 1997-10-24 1999-05-06 Sumitomo Special Metals Co., Ltd. Silicon based conductive material and process for production thereof
DE69739202D1 (de) * 1997-11-14 2009-02-26 St Microelectronics Srl Verfahren zur Abscheidung von in-situ dotierten Polysilizium-Schichten
WO2001093326A1 (en) * 2000-05-31 2001-12-06 Infineon Technologies North America Corp. Process for forming doped epitaxial silicon on a silicon substrate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5814567A (ja) * 1981-07-17 1983-01-27 Nec Corp 半導体装置及びその製造方法
JPS5837913A (ja) * 1981-08-28 1983-03-05 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4179528A (en) * 1977-05-18 1979-12-18 Eastman Kodak Company Method of making silicon device with uniformly thick polysilicon
US4214918A (en) * 1978-10-12 1980-07-29 Stanford University Method of forming polycrystalline semiconductor interconnections, resistors and contacts by applying radiation beam
US4229502A (en) * 1979-08-10 1980-10-21 Rca Corporation Low-resistivity polycrystalline silicon film
GB2106709B (en) * 1981-09-17 1986-11-12 Itt Ind Ltd Semiconductor processing
JPS595633A (ja) * 1982-07-02 1984-01-12 Seiko Epson Corp 半導体装置の製造方法
GB2130009B (en) * 1982-11-12 1986-04-03 Rca Corp Polycrystalline silicon layers for semiconductor devices
US4539431A (en) * 1983-06-06 1985-09-03 Sera Solar Corporation Pulse anneal method for solar cell
GB2143083B (en) * 1983-07-06 1987-11-25 Standard Telephones Cables Ltd Semiconductor structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5814567A (ja) * 1981-07-17 1983-01-27 Nec Corp 半導体装置及びその製造方法
JPS5837913A (ja) * 1981-08-28 1983-03-05 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01145844A (ja) * 1987-12-01 1989-06-07 Fujitsu Ltd 半導体装置の製造方法
JPH02201917A (ja) * 1989-01-30 1990-08-10 Nippon Telegr & Teleph Corp <Ntt> シリコン膜の形成法
JPH02209769A (ja) * 1989-02-09 1990-08-21 Sony Corp マスタスライス方式の半導体集積回路装置
JPH02211663A (ja) * 1989-02-10 1990-08-22 Sony Corp マスタスライス方式の半導体集積回路装置及びその製造方法
JPH06318676A (ja) * 1993-05-07 1994-11-15 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
ATE61158T1 (de) 1991-03-15
DE3677612D1 (de) 1991-04-04
JPH0693457B2 (ja) 1994-11-16
GB8604278D0 (en) 1986-03-26
GB2171844B (en) 1988-12-21
GB2171844A (en) 1986-09-03
EP0193331A3 (en) 1988-01-27
EP0193331A2 (en) 1986-09-03
EP0193331B1 (en) 1991-02-27
GB8504725D0 (en) 1985-03-27

Similar Documents

Publication Publication Date Title
US5275872A (en) Polycrystalline silicon thin film transistor
JPS61229346A (ja) 集積回路上への多結晶シリコンパタ−ンの形成方法
US6331468B1 (en) Formation of integrated circuit structure using one or more silicon layers for implantation and out-diffusion in formation of defect-free source/drain regions and also for subsequent formation of silicon nitride spacers
JP3184320B2 (ja) ダイヤモンド電界効果トランジスタ
JPH0325951B2 (ja)
JPH0777259B2 (ja) 所望の温度係数を持った多結晶シリコン抵抗の製造方法
JPS58182259A (ja) ポリシリコン抵抗体の形成方法
KR19990072884A (ko) 다결정실리콘구조물의제조방법
JP3213357B2 (ja) シリコンスライス内に白金イオンを導入および拡散する方法
KR930010982B1 (ko) 반도체장치의 제조방법
JPH0614532B2 (ja) 多結晶半導体材料中に抵抗体を形成する方法
JPH05102072A (ja) ケイ化物層からなる半導体デバイスおよびそのデバイスの製造方法
JPH04215424A (ja) 金属半導体オーム接触接点形成処理方法
JPS62104021A (ja) シリコン半導体層の形成方法
JPH10125919A (ja) 半導体素子の電極形成方法
KR920006850B1 (ko) 반도체기판에 불순물농도가 높고 두께가 저감된 불순물 영역을 갖는 반도체장치의 제조방법.
JPS6288365A (ja) 薄膜トランジスタの作製方法
JPH0547987B2 (ja)
JPH0774180A (ja) 半導体装置の製造方法
JPH0193132A (ja) 半導体装置の製造方法
JPH03139827A (ja) 原子半径の異なる２種類以上の元素をイオン注入してシリコンに低抵抗層を形成する方法
JP2990806B2 (ja) 半導体装置の製造方法
KR910006088B1 (ko) 고저항막을 갖는 반도체장치의 제조방법
JPH0529327A (ja) 半導体装置の製造方法
JPH04162432A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees