JPS61228673A - 不揮発性半導体メモリセル - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、浮遊ゲート型の電気的に書き換え可能な不揮
発性半導体メモリセルに関する。

〔従来の技術〕

浮遊ゲート型の電気的にＶき換え可能な不揮発性半導体
メモリセルにおいては、一般的に、トンネル現象を利用
して、外部から電気的に絶縁された浮遊ゲート電極に、
電子を注入し、又は電子を浮遊ゲート電極から引き抜く
ことによって、浮遊ゲート電極を、負、又は正に帯電さ
せることによって書き換えを行９゜浮遊ゲート電極の帯
電状態は、浮遊ゲート電極をゲートとしたＭＩ８トラン
ジスタ（絶縁ゲート型電界効果トランジスタ）のソース
・ドレイン間のコンダクタンスの違いとして読み取られ
る。

従来の電気的に書き換え可能な不揮発性半導体メモリセ
ルとして、広く用いられているものに、ＦＬＯＴＯＸメ
モリセルと呼ばれているものがあり、その動作原理は、
米国特許第４．２０３．１５８号に詳しく述べられてい
る。

第４図に従来のＦＬＯＴＯＸメモリセルの模式的な回路
図を示し、その動作を簡単に説明する。

このメモリセルは、Ｎチャネル型のメモリトランジスタ
Ｑ１と、それに直列に接続されたセレクトトランジスタ
Ｑ２とから放る。メモリトランジスタＱ１ａ、ドレイン
拡散領域上に、トンネル酸化Ｊ［Ｔｌｔ−有し、浮遊ゲ
ート電極）１は、メモリトランジスタＱ１のチャネル領
域及びトンネル酸化層’Ｉ’　１　′ｆｔ：覆りように
設けられ、更に、絶縁膜を介して制御ゲート電極Ｇ１と
容量結合している。

このメモリセルにプログラムを行９には、まず、制御ゲ
ート電極Ｇ１に正の高電圧を印加し、トンネル酸化！Ｉ
’Ｉ’ｌｔ−通して浮遊ゲート電極Ｐ　１に電子を注入
し、浮遊ゲート電極Ｆ１を負に帯電させることによって
、メモリトランジスタＱ１のチャネルｔ−”オフ”させ
る。これを消去と呼ぶ。次に、ビットラインＢ１の情報
１Ｈ”又は″Ｌ”に対応した情報をメモリセルにプログ
ラムする。メモリトランジスタＱ１の制御ゲート電極Ｇ
ｕｔ接地電位又は、低電位に保ち、セレクトトランジス
タＱ２のゲート電極Ｇ２に正の高電圧全印加する。この
時、ビットラインＢ１の電位が正の高電圧、すなわち情
１１１＠Ｈ”であれば、メモリトランジスタＱ１のドレ
インは正の高電位となり、トンネル酸化ＩＩＴ　１　ｔ
−通して、浮遊ゲート電極Ｆ　１から電子が引き抜かれ
、浮遊ゲート電極Ｆ　１は正に帯電し、メモリトランジ
スタＱ１のチャネルは１オン”状態となる０これを書き
込みと呼ぶ。−万、ビットラインＢ１の電位が低電位、
すなわち情報″Ｌ＃であれば、メモリトランジスタＱ１
のドレインは低電位に保たれ、トンネル酸化ｊＩＴＩに
は高電界が印加されず、電子の移動は起きない。

〔発明が解決しようとする問題点〕

以上に説明したように、従来のメモリセルでは。

選択ビットに任意の情報をプログラムするのに。

まず消去操作を行い、記憶状態を１消去レベル”にした
後に、ビットラインの−Ｈ／Ｌ”に対応して、書き込み
を行い−Ｖき込みレベル”に変更するか、又は書き込ま
ずに１消去レベル”のままに保つかを決定するという、
２段階が必要である。

この様に、タイミング的に異なった操作が必要であるこ
とは、メモリセルを集積化して大容量のメモリ装置を構
成する場合に、メモリセルを駆動する周辺回路部分の設
計に負担金かけることになるという問題点があった〇 本発明の目的は、従来のメモリセルにおいて必要で６つ
次、消去後に書き込み金行うという、２段階に分かれた
プログラム操作を必要とせず、プログラムという単一の
操作によって、ビットラインの−Ｈ／Ｌ”に対応した情
報をメモリセルに記憶させることができ、メモリセル駆
動用の周辺回路の構Ｉｙ、ｔ−容易にすることが可能と
なる、電気的にＶき換え可能な不揮発性半導体メモリセ
ル駆動用供することにある。

〔問題点を解決するための手段〕

本発明の不揮発性半導体メモリセルは、−導電型半導体
基板の一主面に形灰されたチャネル領域上に電子がトン
ネリング可能な薄いゲート絶縁膜と前記チャネル領域か
ら分離し念前記半導体２ｉ板の一主面に容量用電極とし
ての逆導電型不純物領域と該逆導電型不純物領域上に容
量絶＃膜とを形放し前記両領域にまたがるように多結晶
シリコンから成る浮遊ゲート電極を配置して灰るメモリ
トランジスタと、該メモリトランジスタのチャネル領域
が直列接続された読み出し用セレクトトランジスタと、
前記メモリトランジスタの容量用電極としての逆導電型
不純物領域が直列接続されたプログラム用セレクトトラ
ンジスタと金有し、かつ、前記読み出し用セレクトトラ
ンジスタと前記プログラム用セレクトトランジスタのゲ
ート電極が同一配線に継がり、該配線が前記浮遊ゲート
電極上に延在して該浮遊ゲート電極との間に電子がトン
ネリング可能なトンネル領域を形晟することを特徴とす
る。

〔実施例〕

以下、本発明の実施例について図面上用いて説明する。

第１図は、本発明の一実施例を示す平面図、第２図＾は
第１図のａ　−ａ’線断面図、第２図０は第１図のｂ　
−ｂ’線断面崗である。まず、第１図、第２図四、＠に
基づいて、本実施例における製造方法を説明する。

第１図に示されるように、本１１！施例は、メモリトラ
ンジスタＱｌｌ　、読み出し用セレクトトランジスタＱ
１２　、プログラム用セレクトトランジスタＱ１３の３
個のトランジスタによりて構屓される。

ｐ型単結晶シリコン基板ｌｌ上に通常のＩＩ）ｔ’０８
法によって、将来非活性領域となる領域上に約ＬＯμｍ
のフィールド酸化ｉｌｌ　２ｔ−形成する。次に、メモ
リトランジスタＱｌｌのチャネルから分離した領域にｎ
型不純物であるヒ素をイオン打ち込みして、プログラム
用容量の下部電極となるｎ型不純物領域１３ｔ−形波し
、その上に約４０ＯＡの容量用酸化膜」４１ｃ成長させ
る。次にメモリトランジスタＱｌｌのチャネル領域Ｔｌ
ｌ上の酸化ｇｔ−除去し、高温の酸化雰囲気中で１０Ｏ
Ａのトンネル酸化膜１５を成長させる。ここで、チャネ
ル領域Ｔｌｌは、メモリトランジスタＱｌｌのチャネル
領域であると同時に、電子の移動に対するトンネル領域
となる。

次に、全面に第１層の多結晶シリコン膜ｔ−ｇ長しｎ型
不純物であるリンを導入する。次に通常のリングラフィ
技術によって、第１！の多結晶シリコン膜をパターニン
グし、浮遊ゲート電極１６の形状決定を行う０次に、読
み出し用セレクトトランジスタＱ１２　、プログラム用
セレクトトランジスタＱ１３のチャネル領域に４００人
のゲート酸化層１８を形成すると同時に、浮遊ゲート電
極１６上に酸化膜１７を形成する。次に、第２層の多結
晶シリコン膜を成長し、ｎＷ不純物であるリンを拡散し
た後に、セレクトトランジスタＱ１２　、　Ｑ１３のゲ
ート電極１９をバターニングする。ゲート電極１９の一
部は、浮遊ゲート電極１６上に延在し、トンネル領域Ｔ
１２を形成する＠これ以降の工程は通常のｎチャネル型
シリコンゲートデバイスの製造と同様の方法で製造でき
る。浮遊ゲート電極１６゜ゲート電極１９をマスクにし
て、ｎ型不純物であるヒ素をイオン打ち込みして、ソー
ス・ドレイン不純物領域２０を形成し、任意の層間絶縁
！！Ｘを成長し、プログラム用セレクトトランジスタＱ
１３のトレインコンタクト２１％読み出し用セレクトト
ランジスタＱ１２のドレインコンタクト２２．メモリト
ランジスタＱ１１のソースコンタクト２３ｅＭ孔し、ア
ルミニウムで各々の電極を引き出す。かくして、上記の
特徴を有する本発明の一実施例が得られる。

次に、第３図に示す本発明のメモリセルの等価回路図を
参照して、本実施例の動作を説明する。

本メモリセルにプログラムを行うには、ＩＦき込み用ビ
ットラインＢ２に書き込み情報＠Ｈ”又は”’Ｌ”＠セ
ットし、セレクトトランジスタＱ１２　。

Ｑ１３のゲート電極Ｇｌｌに正の高電圧を印加する。

ビットラインＢ２が１Ｈ”すなわち正の高電位にセット
されていると、浮遊ゲート電極Ｉ”１１はプログラム用
結合容量ｅｌｌ　ｔ−介して、正の高電位に持ち上げら
れ、メモリトランジスタＱｌｌのチャネル領域（トンネ
ル領域）Ｔｎにおいて、電子がシリコン基板１１から浮
遊ゲート電極Ｆｉｌに注入される。この時、浮遊ゲート
電極Ｆｉｌとゲート電極Ｇ１１の間に設けられたトンネ
ル領域Ｔ１２には、はとんど電界が印加されずトンネル
領域Ｔ１２’を違つての電子の移動は起きない。

−１、ビットラインＢ２が１Ｌ”すなわち、低電位又は
接地電位にセットされていると、浮遊ゲート電極ｌ゛１
１はプログラム用結合容量Ｃ１１を介して低電位に保た
れる。ゲート電極Ｇｌｌは正の高電圧となっているから
、トンネル領域Ｔ１２　ｔ−通して浮遊ゲート電極Ｆｉ
ｌからゲート電極Ｇｌｌへの電子の移動が起きる。この
時、浮遊ゲート電極Ｐ１１とシリコン基板１１との間に
は、はとんど電界が印加ぢれず、チャネル領域Ｔｌｌ　
ｔ”通っての電子の移動Ｆｉない。

上記の様に、本発明のメモリセルにおいては、書き込み
用ビットラインＢ２に、Ｖ′＠込み情報−）ｌ”又はＬ
”をセットし、プセグラム用セレクトトランジスタＱ１
３のグー）ｔ−＠Ｈ”にすることによって、浮遊ゲート
電極Ｆｉｌは、負又は正に同時に充電される。

ここで、浮遊ゲート電極Ｐｕとゲート電極Ｇｌｌの間に
形成されるトンネルシリコン酸化膜について簡単に説明
する。多結晶シリコン膜表面は、結晶粒による凹凸の為
に電界が集中し易く比較的厚い酸化膜でも容易に電子６
トンネリングさせることができる。本実施例における陵
化属厚は、単結晶シリコン基板上で４００人、リンを拡
散し九多結晶シリコンからなる浮遊ゲート電極上では約
２倍の厚さになっているが、充分に電子がトンネル像域
し得るものである。

プログラムされたメモリセルｔ−読み出すには、読み出
し用セレクトトランジスタＱ１２のゲート電極Ｇｌｌ　
ｔ−”’　Ｈ”に保ち、トランジスタＱ１２　ｔ−’オ
ン”させて、メモリトランジスタＱｌｌの１オン”又は
１オフ＃會判別する。

以上実施例に基づいて、本発明の詳細な説明したが、そ
のパターン形状あるいは各部の寸法は、デバイスの要求
される特性に応じて任意に変更できる。すなわち、本発
明は、上記の実施例に限定されることなく、請求範囲の
主旨を脱しない範囲で適宜Ｔ更可卵である。

〔発明の効果〕 以上、詳細説明したとおり、本発明の不揮発性半導体メ
モリセルはメモリトランジスタのチャネル領域が直列接
続された読み出し用セレクトトランジスタと、メモリト
ランジスタの容置用電極が直列接続されたプログラム用
セレクトトランジスタを有し、かつ両セレクトトランジ
スタのゲート電極は配線により共通に接続され、さらに
この配線とメモリトランジスタの浮遊電極との間にはト
ンネル領域が形灰されているので、グｎグラムはプログ
ラム用セレクトトランジスタのドレインに接続されたＩ
Ｆキ込み用ビットラインに書き込み情報１Ｈ”又ａ−Ｌ
−１−セットし、プログラム用セレクトトランジスタの
ゲート電極ｔ＠Ｈ”にするだけで、メモリトランジスタ
の浮遊ゲート電極金員又は正に帯電させ、メモリトラン
ジスタ１−１オフ”又は１オン“にできる。

従りて本発明によれば、従来のようにプログラム金消去
、書き込みという２段階に分けて行う必要がないので、
メモリセル馳部用の周辺回路の構成を容易にすることが
可能な、電気的に書き換え可能な不揮発性半導体メモリ
セルが得られる。

４、簡単な図面の説明 第１図は本発明の一冥施例を示す平面図、第２９囚は第
１図のａ　−ａ’線断面図、第２図の）は第１図のｂ　
−ｂ’線断面図、第３図は本発明のメモリセルの等価回
路図、第４図は従来例のメモリセルの等価回路図である
。

１１・・・ｐ型単結晶シリコン基板、１２・・・フィー
ルド酸化膜、１３・・・ｎ型不純物領域、１４・・・容
量用酸化膜、１５・・・トンネル酸化膜、１６・・・浮
遊ゲート電極、１７・・・酸化膜、１８・・・ゲート酸
化膜、１９・・・ゲート電極、２０・・・ソース・ドレ
イン不純今階・・・ゲート電極、Ｑｌｌ・・・メモリト
ランジスタ、Ｑ１２・・・読み出し用セレクトトランジ
スタ、Ｑ１３・・・プログラム用セレクトトランジスタ
、Ｔ１１・・・チャネル領域、Ｔ１２・・・トンネル像
域。

芽１′＠ ＄　２　ＴＸＪ

Claims (1)

【特許請求の範囲】
1. 一導電型半導体基板の一主面に形成されたチャネル領域
   上に電子がトンネリング可能な薄いゲート絶縁膜と前記
   チャネル領域から分離した前記半導体基板の一主面に容
   量用電極としての逆導電型不純物領域と該逆導電型不純
   物領域上に容量絶縁膜とを形成し前記両領域にまたがる
   ように多結晶シリコンから成る浮遊ゲート電極を配置し
   て成るメモリトランジスタと、該メモリトランジスタの
   チャネル領域が直列接続された読み出し用セレクトトラ
   ンジスタと、前記メモリトランジスタの容量用電極とし
   ての逆導電型不純物領域が直列接続されたプログラム用
   セレクトトランジスタとを有し、かつ、前記読み出し用
   セレクトトランジスタと前記プログラム用セレクトトラ
   ンジスタのゲート電極が同一配線に継がり、該配線が前
   記浮遊ゲート電極上に延在して該浮遊ゲート電極との間
   に電子がトンネリング可能なトンネル領域を形成するこ
   とを特徴とする不揮発性半導体メモリセル。