JPS61228655A - 多層配線の形成方法 - Google Patents
多層配線の形成方法Info
- Publication number
- JPS61228655A JPS61228655A JP6931985A JP6931985A JPS61228655A JP S61228655 A JPS61228655 A JP S61228655A JP 6931985 A JP6931985 A JP 6931985A JP 6931985 A JP6931985 A JP 6931985A JP S61228655 A JPS61228655 A JP S61228655A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- insulating film
- oxide film
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、多層配線の形成方法に関し、特に金属配線間
に絶縁膜を設けて形成される半導体集積回路の多層配線
の形成方法に関する。
に絶縁膜を設けて形成される半導体集積回路の多層配線
の形成方法に関する。
（従来の技術）
従来、金属配線間の絶縁膜として気相成長酸化膜、プラ
ズマ窒化膜等の上層にケイ素化合物を主成分とする溶液
を塗布焼成した酸化膜（以下５ＯＧ（スピン・オン・グ
ラス）膜と記す）を形成することにより層間膜の平坦化
をはかつているが、この方法では気相成長酸化膜、プラ
ズマ窒化膜等が配線段部ではオーバーハング形状となり
、配線間隔が狭い場合８０Ｇｌｌを塗布しても８０Ｇ膜
が入り込まない空間が生じるという信頼性上の欠点を有
する。
ズマ窒化膜等の上層にケイ素化合物を主成分とする溶液
を塗布焼成した酸化膜（以下５ＯＧ（スピン・オン・グ
ラス）膜と記す）を形成することにより層間膜の平坦化
をはかつているが、この方法では気相成長酸化膜、プラ
ズマ窒化膜等が配線段部ではオーバーハング形状となり
、配線間隔が狭い場合８０Ｇｌｌを塗布しても８０Ｇ膜
が入り込まない空間が生じるという信頼性上の欠点を有
する。
第２図（＆）〜（ｅ）は従来の多層配線の形成方法を説
明するための工程順に示した断面図である。
明するための工程順に示した断面図である。
まず、第２図（ａ）に示すように、シリコン基板１０表
面に酸化膜２を設け、その上に一層目アルミエクム電極
配＃＃３を形成する。
面に酸化膜２を設け、その上に一層目アルミエクム電極
配＃＃３を形成する。
次に、第２図（ｂ）に示すように、シリコン基板全面に
プラズマ窒化膜４を５００ＯＡの厚さに被着する。
プラズマ窒化膜４を５００ＯＡの厚さに被着する。
次に、第２図（ｅ）に示すようにその上層にＳ−ＯＧ膜
５を塗布焼成する。
５を塗布焼成する。
次に、第２図（ｄ）に示すようにプラズマ窒化膜６を５
００ＯＡの厚さに被着し、金属配線間の絶縁膜を形成す
る。
００ＯＡの厚さに被着し、金属配線間の絶縁膜を形成す
る。
次に、第２図（ｅ）に示すように一層目アルミニウム電
極配＠７を形成する。
極配＠７を形成する。
（発明が解決しようとする問題点）
この従来の方法では、一層目アルミニウム電極配線膜厚
を１．０μｍ とすると配線間隔が１０μｍ以下では、
プラズマ窒化膜４を形成する工程でプラズマ窒化膜で閉
じ込められる空間（以下「す」という）８ができＳＯＧ
膜５塗布焼成する工程で８０Ｇ膜５が入り込まず、また
入り込んだとしてもクラックの入り易い形状となり、微
細配線の形成が困難になるという信頼性上形成長の問題
を有する。
を１．０μｍ とすると配線間隔が１０μｍ以下では、
プラズマ窒化膜４を形成する工程でプラズマ窒化膜で閉
じ込められる空間（以下「す」という）８ができＳＯＧ
膜５塗布焼成する工程で８０Ｇ膜５が入り込まず、また
入り込んだとしてもクラックの入り易い形状となり、微
細配線の形成が困難になるという信頼性上形成長の問題
を有する。
本発明の目的は、前述の従来の問題点を解決し、配線密
度を上け、安定で信頼度の高い半導体集積回路の多層配
線の形成方法を提供することにある。
度を上け、安定で信頼度の高い半導体集積回路の多層配
線の形成方法を提供することにある。
（問題点を解決する丸めの手段）
本発明の多層配線の形成方法は、半導体基板上に設けら
れた絶縁膜上に下層電極配線を形成する工程と、前記半
導体基板にバイアス電圧を印加するスパッタリング法に
より前記下層電極配線と絶縁膜の上に第１の層間絶縁膜
を堆積する工程と、前記第１の層間絶縁膜の上にケイ素
化合物を主成分とする溶液を塗布し焼成してして第２の
眉間絶縁膜を形成する工程とを含んで構成される。
れた絶縁膜上に下層電極配線を形成する工程と、前記半
導体基板にバイアス電圧を印加するスパッタリング法に
より前記下層電極配線と絶縁膜の上に第１の層間絶縁膜
を堆積する工程と、前記第１の層間絶縁膜の上にケイ素
化合物を主成分とする溶液を塗布し焼成してして第２の
眉間絶縁膜を形成する工程とを含んで構成される。
（実施例）
次に、本発明の実施例について図面を用いて説明する。
第１図（Ｊｌ）〜（ｅ）は本発明の一実施例を説明する
丸めの工程順に示し丸断面図である。
丸めの工程順に示し丸断面図である。
まず、第１図（ａ）に示すように、半導体基板１の上に
酸化膜２を設け、その上に下層電極配線として一層目ア
ルミニウム電極配線３を厚さ１．０μｍに形成する。
酸化膜２を設け、その上に下層電極配線として一層目ア
ルミニウム電極配線３を厚さ１．０μｍに形成する。
次に、第１図伽）に示すように、半導体基板１にバイア
スを一２００ｖ印加した条件でスパッタリングする方法
でシリコン酸化膜１４を５０００Ａの厚さに被着する。
スを一２００ｖ印加した条件でスパッタリングする方法
でシリコン酸化膜１４を５０００Ａの厚さに被着する。
この条件でスパッタリングを行うと、シリコン酸化膜１
４が配線段部で一定の傾斜を本りて被着する。
４が配線段部で一定の傾斜を本りて被着する。
次に、第１図（ｅ）に示すように、シリコン酸化膜１４
の上にＳＯＧ膜５を塗布し、焼成する１、次に、第１図
（ｄ）Ｋ示すように、その上にプラズマ窒化膜６を５０
０ＯＡの厚さシ【被着する。そして図示していないが、
配線接続用の開孔部を設ける。
の上にＳＯＧ膜５を塗布し、焼成する１、次に、第１図
（ｄ）Ｋ示すように、その上にプラズマ窒化膜６を５０
０ＯＡの厚さシ【被着する。そして図示していないが、
配線接続用の開孔部を設ける。
次に、第１図（ｅ）Ｋ示すように、上層電極配線と
・して二層目アルミニウム電極配線７を形成する。
・して二層目アルミニウム電極配線７を形成する。
このように、基板バイアスを印加した条件でスパッタリ
ングを行うとシリコン酸化膜が一配線段部で一定の傾斜
をもつ形状となるため、電極配線膜厚が１．０μｍの場
合、間隔が２．．０μｍ以下であっても第２回申）に示
したような「す」を生じない。
ングを行うとシリコン酸化膜が一配線段部で一定の傾斜
をもつ形状となるため、電極配線膜厚が１．０μｍの場
合、間隔が２．．０μｍ以下であっても第２回申）に示
したような「す」を生じない。
従って、クラックも入りＫ＜＜なり、配線ピッチを小さ
くすることができ、更に層間絶縁膜表面を平坦化に優れ
ているため二層目アルミニウム電極配線以後の配線膜厚
を薄くして微細多層配線を形成し、高集積化が可能とな
る。また、「す」ができないため、信頼性も向上する。
くすることができ、更に層間絶縁膜表面を平坦化に優れ
ているため二層目アルミニウム電極配線以後の配線膜厚
を薄くして微細多層配線を形成し、高集積化が可能とな
る。また、「す」ができないため、信頼性も向上する。
（発明の効果）
以上説明したように、本発明によれば、眉間絶縁膜に「
す」が発生せず、従ってクラックが入りＫ＜＜なり、配
線密度と信頼性を向上させることのできる半導体集積回
路の多層配線の形成方法が得られる。
す」が発生せず、従ってクラックが入りＫ＜＜なり、配
線密度と信頼性を向上させることのできる半導体集積回
路の多層配線の形成方法が得られる。
第１図（ａ）〜（ｅ）は本発明の一実施例を説明するだ
めの工程順に示した断面図、第２図（ａ）〜（ｅ）は従
来の多層配線の形成方法を説明するための工程順に示し
た断面図である。 １・・・・・・半導体基板、２・・・・・・酸化膜、３
・旧・・一層目アルミニウム配線、４・・・・・・プラ
ズマ窒化膜、５・・・・−８ＯＧｗＩｉ、５・・・・・
・プラズマ窒化膜、７・・・・・・二ｒ−目アルミニウ
ム配線、８・・・・・・す、１４・・・・・・シリコン
酸化膜膜。
めの工程順に示した断面図、第２図（ａ）〜（ｅ）は従
来の多層配線の形成方法を説明するための工程順に示し
た断面図である。 １・・・・・・半導体基板、２・・・・・・酸化膜、３
・旧・・一層目アルミニウム配線、４・・・・・・プラ
ズマ窒化膜、５・・・・−８ＯＧｗＩｉ、５・・・・・
・プラズマ窒化膜、７・・・・・・二ｒ−目アルミニウ
ム配線、８・・・・・・す、１４・・・・・・シリコン
酸化膜膜。
Claims (1)
- 半導体基板上に設けられた絶縁膜上に下層電極配線を形
成する工程と、前記半導体基板にバイアス電圧を印加す
るスパッタリング法により前記下層電配線と絶縁膜の上
に第１の層間絶縁膜を堆積する工程と、前記第１の層間
絶縁膜の上にケイ素化合物を主成分とする溶液を塗布し
焼成して第２の層間絶縁膜を形成する工程とを含むこと
を特徴とする多層配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6931985A JPS61228655A (ja) | 1985-04-02 | 1985-04-02 | 多層配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6931985A JPS61228655A (ja) | 1985-04-02 | 1985-04-02 | 多層配線の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61228655A true JPS61228655A (ja) | 1986-10-11 |
Family
ID=13399113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6931985A Pending JPS61228655A (ja) | 1985-04-02 | 1985-04-02 | 多層配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61228655A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS637651A (ja) * | 1986-06-27 | 1988-01-13 | Toshiba Corp | 半導体装置の製造方法 |
| WO1992002956A1 (en) * | 1990-08-07 | 1992-02-20 | Seiko Epson Corporation | Semiconductor device and its manufacturing method |
| US5164339A (en) * | 1988-09-30 | 1992-11-17 | Siemens-Bendix Automotive Electronics L.P. | Fabrication of oxynitride frontside microstructures |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51128277A (en) * | 1975-04-30 | 1976-11-09 | Fujitsu Ltd | Semiconductor unit |
| JPS5998534A (ja) * | 1982-11-26 | 1984-06-06 | Nec Corp | 半導体装置 |
| JPS59134964A (ja) * | 1983-01-21 | 1984-08-02 | Nec Corp | 着信呼転送方式 |
| JPS609145A (ja) * | 1983-06-29 | 1985-01-18 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6042847A (ja) * | 1983-08-18 | 1985-03-07 | Nec Corp | 半導体装置 |
-
1985
- 1985-04-02 JP JP6931985A patent/JPS61228655A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51128277A (en) * | 1975-04-30 | 1976-11-09 | Fujitsu Ltd | Semiconductor unit |
| JPS5998534A (ja) * | 1982-11-26 | 1984-06-06 | Nec Corp | 半導体装置 |
| JPS59134964A (ja) * | 1983-01-21 | 1984-08-02 | Nec Corp | 着信呼転送方式 |
| JPS609145A (ja) * | 1983-06-29 | 1985-01-18 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6042847A (ja) * | 1983-08-18 | 1985-03-07 | Nec Corp | 半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS637651A (ja) * | 1986-06-27 | 1988-01-13 | Toshiba Corp | 半導体装置の製造方法 |
| US5164339A (en) * | 1988-09-30 | 1992-11-17 | Siemens-Bendix Automotive Electronics L.P. | Fabrication of oxynitride frontside microstructures |
| WO1992002956A1 (en) * | 1990-08-07 | 1992-02-20 | Seiko Epson Corporation | Semiconductor device and its manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4035276A (en) | Making coplanar layers of thin films | |
| JPS61228655A (ja) | 多層配線の形成方法 | |
| JP2821623B2 (ja) | 半導体装置の製造方法 | |
| JPH0691160B2 (ja) | 多層配線の形成方法 | |
| JPS60262443A (ja) | 多層配線の形成方法 | |
| JPH05291408A (ja) | 半導体装置およびその製造方法 | |
| JPH05267290A (ja) | 半導体集積回路およびその製造方法 | |
| JPS61196555A (ja) | 多層配線の形成方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| JPH1154617A (ja) | 半導体装置の製造方法 | |
| JPS6347952A (ja) | 半導体装置 | |
| JPS5948923A (ja) | 半導体装置の製造方法 | |
| JPS6159748A (ja) | 半導体装置 | |
| JPS60180143A (ja) | 半導体装置 | |
| JPH05267470A (ja) | 集積回路装置およびその製造方法 | |
| JPS62172740A (ja) | 多層配線の形成方法 | |
| JPS58122751A (ja) | 半導体装置 | |
| JPH06334048A (ja) | 半導体素子の多層配線形成方法 | |
| JPS62219542A (ja) | 半導体装置の製造方法 | |
| JPH06302597A (ja) | 半導体装置の製造方法 | |
| JPS60198844A (ja) | 半導体装置の製造方法 | |
| JPH0319228A (ja) | 半導体集積回路装置の製造方法 | |
| JPS62114239A (ja) | 半導体装置の製造方法 | |
| JPS6037751A (ja) | 半導体装置の製造方法 |