JPS61224613A - デイジタル信号レベル検出回路 - Google Patents

デイジタル信号レベル検出回路

Info

Publication number
JPS61224613A
JPS61224613A JP60063864A JP6386485A JPS61224613A JP S61224613 A JPS61224613 A JP S61224613A JP 60063864 A JP60063864 A JP 60063864A JP 6386485 A JP6386485 A JP 6386485A JP S61224613 A JPS61224613 A JP S61224613A
Authority
JP
Japan
Prior art keywords
signal
level
change
digital signal
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60063864A
Other languages
English (en)
Inventor
Yasushi Odagiri
小田切 靖
Takao Terahara
寺原 孝朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60063864A priority Critical patent/JPS61224613A/ja
Publication of JPS61224613A publication Critical patent/JPS61224613A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、ディジタル信号レベル検出回路に係り、例え
ばデータ通信において監視する必要のある回線状態信号
のレベル変化を検出するディジタル信号レベル検出回路
に関する。
〔発明の技術的背景とその問題点〕
データ伝送を行う際、通信端末装置はその主たる伝送目
的であるデータの送受信処理だけではなく、回線との接
続状態を監視する必要がある。ここで発呼、応答などの
回線の呼の状態を監視するための信号を回線状態信号と
呼ぶことにする。この回線の接続状態を示す回線状態信
号の変化を監視することにより、回線の状態の変化を知
ることができる。
従来、この回線状態信号の監視は第3図に示すようにソ
フトウェアによりて行なりていた。即ち、通信回線と接
続された回線インターフェース部30からの回線状態信
号Bを、マイクロプロセッサ31が割り込み処理によっ
て読み取っていた。この割INTに供給される毎に、入
力ポート32を介してマイクロプロセッサ31がデータ
バスDB上の信号Bを読み込む処理ルーチンである。
この回線状態信号Bの変化を見て、回線の状態が変化し
たと判断する際には、通信路の雑音による誤判断を防ぐ
ために1次の2つの条件を満たしていることが要求され
た。
条件(1) 回線状態信号Bのレベルが変化してから、同期信号のル
クロック期間、変化後のレベルが一定であること。(こ
のとき、状態信号Bの変化後の回線状態を有効とする) 条件(2) 回線状態信号Bの変化前に回線状態が有効であったとき
の状態信号Bのレベルと、変化後の状態信号Bのレベル
が異なっていること。
以上の条件(1)、 (2)Icついて第4図に示す波
形図を参照して、その説明をする。
第4図(a)については、条件(1)、 (2)を明ら
かに満足するものであり、状態変化有と判断される。第
4図中)の場合、期間T、 、 T、 については条件
(1)を満たすので、各期間の状態は有効と判断される
が、期間T!については有効と判断されない。従つて、
マイクロプロセッサ31は期間゛r、のときも期間T1
の回線状態が継続しているものとして、その回線の状態
に応じた処理を行なう。そのため、期間T1+T、で示
される回線の状態は同じであるから、回線の状態には変
化がなかったものと判断されるのである。
次に第4図(C)のような場合を考えると期間T、、T
の状態は有効とは判断されないため、期間T!、T。
のときKも期間T1のときの回線の状態が継続している
ものとして処理される。しかし期間T4の状態は有効で
あるから、時刻t1で回線の状態に変化がありたと判断
される。すなわち、条件(2)はこの場合のように、回
線状態信号Bの変化点t1より以前に回線の状態が有効
であったときの状態信号Bの状態と、時刻t1荻後の状
態信号Bの状態が異なりているときに、状態変化有と判
断することを意味する。
以上2つの条件(1)、 (2)を満足したときのみ回
線の状態が変化したものと判断しで、その変化に応じた
処理を行えばよい。また、この回線状態信号はデータの
送受信の最中に頻繁に変化するものではない。ところが
、第3図に示したような従来の方法では回線状態信号B
の変化の有無にかかわらず、同期信号のパルスが入るご
とにマイクロプロセッサ31はそれまでの処理を中断し
て回線状態信号Bの変化を監視し、2つの条件11)、
 (2)によりて本当の状態変化を検出し、信号の内容
に応じた処理を実行しなければならない。
この結果、通信データの伝送速度が速い場合は、マイク
ロプロセッサ31のデータ処理時間は通信データの送受
信処理に多くの時間を費やすことになるが、これに加え
て上記回線状態信号の処理ルーチンを周期的に働かせる
ことになると、相対的にはデータ処°理能力が低下して
しまう。最悪の場合、通信データの送受信処理の時間が
不足し、通信データの送受信が確実に行なわれなくなる
事態が発生する。
〔発明の目的〕
本発明の目的は、回線状態信号等のディジタル信号のレ
ベル変化を、雑音等外乱の影響を受けることなく確実に
検出し、レベル変化が生じたときのみマイクロプロセッ
サに対して上記ディジタル信号を読み取らせ、マイクロ
プロセッサの処理負担を軽減することの可能なディジタ
ル信号レベル検出回路を提供することにある。
〔発明の概要〕
この発明では、例えば第1図に示すように、回線インタ
ーフェース部lOから出力される回線状態信号Bをシフ
トレジスタ12によって直列並列変換する。この直列並
列変換された回線状態信号Bの極性変化を検出し、その
変化点より所定期間変化後の状態が継続したことを判断
する状態有効検出回路13の検出出力によって、状態変
化検出回路14が信号Bの変化後のレベルと、変化以前
の信号Bであって状態有効と判断された信号Bのレベル
とを比較して、状態信号Bのレベル変化が生じたときの
みマイクロプロセッサ11に知らせることによって、上
記目的を達成している。
〔発明の実施例〕
以下、本発明のディジタル信号レベル検出回路を、デー
タ通信システムにおける回線状態信号のレベル検出回路
に適用した場合の一実施例について、図面を参照して説
明する。
実施例の構成を示す第1図において、回線インターフェ
ース部10から出力される回線状態信号Bはマイクロプ
ロセッサ11にデータバスDBを介して供給される。ま
た、この回線状態信号Bは4ビツトのシフトレジスタ1
2にも供給され、クロックCLKに従つて直列並列変換
される。
回線状態信号Bの並列出力Q1〜Q4は状態有効検出回
路13に供給される。この状態有効検出回路13は上述
した条件(1)を満足しているか否かを判断する回路で
ある。なお、条件(13でのシeはこの実施例では3”
に設定している。アンドゲート130が出力Q1〜Q、
の論理積をとることによって、出力Q1〜Q、が全て″
″H″H″レベル信号Xを出力し、一方ノアゲート 1
31は出力Q、〜Q1が全て“L″レベルときに信号Y
を出力する。これら信号X。
Yをオアゲート 132を通すことによって、回線状態
信号Bが3クロツク期間同一レベルであったことを示す
検出信号Gを得る。つまり、アントゲ−)130.ノア
ゲート131.オアゲート132はイクスクルーシプノ
アゲートを形成している。
イクスクルーシプオアゲート(以下EX−ORゲートと
いう)133は、シフトレジスタ12の出力Q、、Q4
が異なったレベルであることを検出して信号Hを出力す
る。この信号Hと上記信号Gの論理積をとるアンドグー
) 134の出力信号Iが、上記条件(1)を満たすか
否かを示す。即ち、信号Hはレベル変化があったことを
示し、信号Gはそのレベル変化機3クロック同一レベル
が継続したことを示すからである。
上記信号Hとシフトレジスタ12の出力Q、は、上記条
件(2)を満足しているか否かを判断する状態変化検出
回路14に供給される。スリップ70ッグ140,14
1は、出力Q1を信号Hをクロックとしてシフトするシ
フトレジスタで6#)、夫々信号J、Kを出力する。つ
まり、信号Jは条件(1)が満足された時点での出力Q
、を示し、信号にはその前に条件(1)が満足された時
点での出力Q1を示している。従って、これら信号J、
KをflX−ORゲート142で比較し、信号J、Kが
異なったレベルであることを検出する信号りは、条件(
2)を満たすか否かを゛示す信号となる。
そこで、条件(1)、 (2)に相等する信号I、 L
 をアンドゲート143を通すことによって、上記条件
(1)。
(2)が満九され回線の状態に変化がありたことを示す
検出信号Mを得ることができる。この検出信号Mをマイ
クロプロセッサ110割り込み端子IN’l’に供給し
、検出信号Mが入力したときマイクロプロセッサ11は
ゲート制御信号Nを出力し、バッファ16を制御して回
線状態信号Bを取り込む。
ここで、クリップ70ツブ140,141  は電源投
入時にクリアされるが、これは電源投入時の状態信号B
は@L“であり、電源投入時の状態から状態信号Bが変
化したことを検出するため初期設定を行なりそいるので
ある。
次(、上記構成の実施例の動作を、taz図に示すタイ
ミングチャートを参照して説明する。
クロックCLK(第2図a)をシフトクロックとするシ
フトレジスタ12は、・回線状態信号B(第2図b)を
夫々1クロックCLK分遅延した出力Q1〜Q4(第2
図c−f)を、状態有効検出回路13に供給する。出力
Q、 −Q、のレベルが全て等しいときは、オアゲート
132から”H″レベル信号G(第2図g)が出力され
、回線状態信号Bが3クロツクの期間一定であったこと
を示す。一方、出力Q、、Q、はEX−ORゲート13
3  に入力される。両者の信号レベルが異なる場合は
、″H“レベルの信号H(第2図h)が出力され、回線
状態信号Bにレベルの変化があったことを示す。従って
、信号Gと信号Hとをアンドゲート134に入力し、そ
の出力信号I(第2図i)が@H″レベルであれば、回
線状態信号Bはレベルに変化があり、しかも3クロツク
期間中一定のレベルを保持してぃたことを示す。
この信号工によってフリップ70ツブ140 は出力Q
、を時刻t1+’!でラッチして信号J(第2図j)と
し、フリップ70ツブ141 はこの信号Jをラッチし
て信号K(第2図k)とする。この信号J、にはEX−
ORゲート142に人力される。
両者の信号レベルが異なる場合は、@Hルベルの信号L
(第2図t)が出力され、回線状態信号Bの変化前に回
線状態が有効であったときく時刻’t)の状態信号Bの
レベルと、変化後(時刻tt)の状態信号Bのレベルが
異なっていることを示す。
従って、この信号りと上記信号工とをアントゲ−)14
3に通した出力信号M(第2図m)は、上記条件(L)
、 (2)を満たすと色@H″レベルとなる。この信号
Mtマイクロプロセッサ11の割り込み入力とすれば、
マイクロプロセッサ11は回線状態信号Bのレベルに変
化が生じたときのみ、バッファ16を制御して状態信号
Bを読み込むことになる。
以上説明したように、この実施例では周期的に回線状態
信号Bのレベルをマイクロプロセッサ11が監視するの
ではなく、シフトレジスタ12.状態有効検出回路13
.状態変化検出回路14から成るハードウェアによって
状態信号Bの監視を行ない、状態変化が検出されたとき
のみマイクロプロセッサ11が状態信号Bの読み取り処
理を行なりている。そのため、マイクロプロセッサ11
の作業負担が軽減され、相対的な処理能力が増大される
ことになる。また、マイクロプロセッサが通信データの
送受信処理に費やすことのできる最大許容時間は、通信
データの伝送速度に依存する。従って、マイクはプロセ
ッサの処理能力が増大すれば、通信データの伝送速度を
増加させることも可能になり、通信の迅速性を得ること
もできる。
なお、この実施例では回線状態信号Bのレベルが一定と
みなす期間を3クロック分として説明したが、本発明は
これに限定されるものではない。
また、この発明は回線状態信号のレベル変化の検出のみ
ならず、ディジタル回路における信号レベルの変化を検
出する回路にも適用できるものであ、る。
〔発明の効果〕
本発明によれば、雑音等外乱による影響を受けることな
くディジタル信号のレベル変化を確実に検出できるので
、レベル変化が生じたときのみマイクロプロセッサに対
して上記ディジタル信号を読み取らせることにより、マ
イクロプロセッサの処理負担を軽減させ、処理能力を向
上させることが可能となる。
【図面の簡単な説明】
第1図は本発明のディジタル信号レベル検出回路に係る
一実施例を示す回路図、第2図は実施例の動作を説明す
るタイミングチャート、第3図は従来のディジタル信号
レベル検出を説明する回路図、第4図はディジタル信号
のレベル検出動作を説明するタイミングチャートである
。 10・・・回線インターフェース部 11・・・マイクロプロセッサ 12・・・シフトレジスタ 13・・・状態有効検出回路 14・・・状態変化検出回路 第2図

Claims (1)

  1. 【特許請求の範囲】 到来ディジタル信号を基準クロックに従って順次遅延さ
    せるシフトレジスタと、 このシフトレジスタから出力される連続した遅延ディジ
    タル信号によって、前記到来ディジタル信号のレベルの
    変化を検出し、このレベル変化検出出力以後、前記到来
    ディジタル信号のレベルが所定期間一定であることを検
    出して、レベルの状態が有効であることを検出する状態
    有効検出回路と、 この状態有効検出回路の検出出力毎に前記到来ディジタ
    ル信号のレベルを保持し、この保持レベルが検出出力以
    前の保持レベルと異なることを検出して、前記到来ディ
    ジタル信号の状態変化を検出する状態変化検出回路とを
    具備したことを特徴とするディジタル信号レベル検出回
    路。
JP60063864A 1985-03-29 1985-03-29 デイジタル信号レベル検出回路 Pending JPS61224613A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60063864A JPS61224613A (ja) 1985-03-29 1985-03-29 デイジタル信号レベル検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60063864A JPS61224613A (ja) 1985-03-29 1985-03-29 デイジタル信号レベル検出回路

Publications (1)

Publication Number Publication Date
JPS61224613A true JPS61224613A (ja) 1986-10-06

Family

ID=13241604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60063864A Pending JPS61224613A (ja) 1985-03-29 1985-03-29 デイジタル信号レベル検出回路

Country Status (1)

Country Link
JP (1) JPS61224613A (ja)

Similar Documents

Publication Publication Date Title
JPH04222130A (ja) 干渉検出回路
US6745337B1 (en) Glitch detection circuit for outputting a signal indicative of a glitch on a strobe signal and initializing an edge detection circuit in response to a control signal
JPS61224613A (ja) デイジタル信号レベル検出回路
JP2752912B2 (ja) バースト信号検出回路
JPH08185363A (ja) シリアルインターフェースおよびシリアルデータ 転送システム
JP2767990B2 (ja) マイクロプロセッサの制御方法
JP2863068B2 (ja) データ伝送方法
JP2003263404A (ja) シリアル通信方式とそれを用いたマイクロコンピュータ
JP3548943B2 (ja) 割り込み制御方法
JPH0126218B2 (ja)
KR960016274B1 (ko) 홈버스 인터페이스장치
JPH0346048A (ja) データ処理システム
JPS6059415A (ja) クロック断検出回路
JPH0145278B2 (ja)
JPH033020A (ja) 制御線瞬断認識防止回路
JPS58114549A (ja) 受信監視方式
JPS62142430A (ja) 情報伝送方式
JPS6244300B2 (ja)
JPH11205396A (ja) シリアル通信装置
JPS60121852A (ja) 回線監視回路
JPH0430774B2 (ja)
JPS62122439A (ja) 調歩同期式伝送方式
JPH02281364A (ja) マイコン通信方法
JPS63306723A (ja) 監視信号転送回路
JPH06202908A (ja) マイクロコンピュータ監視装置