JPH06202908A - マイクロコンピュータ監視装置 - Google Patents
マイクロコンピュータ監視装置Info
- Publication number
- JPH06202908A JPH06202908A JP4347711A JP34771192A JPH06202908A JP H06202908 A JPH06202908 A JP H06202908A JP 4347711 A JP4347711 A JP 4347711A JP 34771192 A JP34771192 A JP 34771192A JP H06202908 A JPH06202908 A JP H06202908A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- data
- memory
- abnormality determination
- abnormality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 異常検出用ポートを不要とし、マイクロコン
ピュータの拡張性を低減させることなく、マイクロコン
ピュータ相互の監視を行う。 【構成】 デュアルポートRAM105の一部に異常判
定用メモリ105−1を設ける。送り手側のマイクロコ
ンピュータは、異常判定用メモリ105−1の記憶デー
タ(異常判定データ)をインクリメントして、通信デー
タをデュアルポートRAM105に書き込む。受け手側
のマイクロコンピュータは、異常判定用メモリ105−
1の異常判定データを監視し、所定時間が経過しても異
常判定データが更新されない場合、これを送り手側のマ
イクロコンピュータに異常が生じたものと判断する。
ピュータの拡張性を低減させることなく、マイクロコン
ピュータ相互の監視を行う。 【構成】 デュアルポートRAM105の一部に異常判
定用メモリ105−1を設ける。送り手側のマイクロコ
ンピュータは、異常判定用メモリ105−1の記憶デー
タ(異常判定データ)をインクリメントして、通信デー
タをデュアルポートRAM105に書き込む。受け手側
のマイクロコンピュータは、異常判定用メモリ105−
1の異常判定データを監視し、所定時間が経過しても異
常判定データが更新されない場合、これを送り手側のマ
イクロコンピュータに異常が生じたものと判断する。
Description
【0001】
【産業上の利用分野】この発明は、デュアルポートRA
Mを介して相互にデータ通信を行うマイクロコンピュー
タの異常の有・無を監視するマイクロコンピュータ監視
装置に関するものである。
Mを介して相互にデータ通信を行うマイクロコンピュー
タの異常の有・無を監視するマイクロコンピュータ監視
装置に関するものである。
【0002】
【従来の技術】図4に従来のマイクロコンピュータ監視
装置のシステム構成図を示す。同図において、401お
よび402はデータ通信を制御する第1および第2のマ
イクロコンピュータ、403および404は通信データ
を伝送する第1および第2のA/Dバス、405は通信
データを中継するデュアルポートRAM、401−1お
よび401−2はマイクロコンピュータ401の信号送
出ポートおよび信号受信ポート、402−1および40
2−2はマイクロコンピュータ402の信号送出ポート
および信号受信ポートである。
装置のシステム構成図を示す。同図において、401お
よび402はデータ通信を制御する第1および第2のマ
イクロコンピュータ、403および404は通信データ
を伝送する第1および第2のA/Dバス、405は通信
データを中継するデュアルポートRAM、401−1お
よび401−2はマイクロコンピュータ401の信号送
出ポートおよび信号受信ポート、402−1および40
2−2はマイクロコンピュータ402の信号送出ポート
および信号受信ポートである。
【0003】次に動作について説明する。図5(a)に
信号送出ポート401−1,402−1からの送出信号
波形を示し、図5(b)にマイクロコンピュータ40
1,402が内部に保有するタイマのタイマ波形を示
す。
信号送出ポート401−1,402−1からの送出信号
波形を示し、図5(b)にマイクロコンピュータ40
1,402が内部に保有するタイマのタイマ波形を示
す。
【0004】信号送出ポート401−1,402−1よ
り一定周期Tのクロック信号を送出することによって、
受け手のマイクロコンピュータ402,401でのタイ
マ動作をクリアする。信号送出ポート401−1,40
2−1からのクロック信号が停止すると、受け手のマイ
クロコンピュータ402,401でのタイマ動作はクリ
アされず、そのタイマ波形の値が一定値TM以上とな
る。これにより、受け手のマイクロコンピュータ40
2,401は、送り手のマイクロコンピュータ401,
402の異常を判断する。
り一定周期Tのクロック信号を送出することによって、
受け手のマイクロコンピュータ402,401でのタイ
マ動作をクリアする。信号送出ポート401−1,40
2−1からのクロック信号が停止すると、受け手のマイ
クロコンピュータ402,401でのタイマ動作はクリ
アされず、そのタイマ波形の値が一定値TM以上とな
る。これにより、受け手のマイクロコンピュータ40
2,401は、送り手のマイクロコンピュータ401,
402の異常を判断する。
【0005】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のマイクロコンピュータ監視装置によると、ク
ロック信号を送受信するためのポート(異常検出用ポー
ト)が必要で、マイクロコンピュータの拡張性が低減す
るという問題があった。また、最悪の場合、ポートが不
足し、1ランク上のマイクロコンピュータを使用しなけ
ればならず、コストが上昇するという問題もあった。
うな従来のマイクロコンピュータ監視装置によると、ク
ロック信号を送受信するためのポート(異常検出用ポー
ト)が必要で、マイクロコンピュータの拡張性が低減す
るという問題があった。また、最悪の場合、ポートが不
足し、1ランク上のマイクロコンピュータを使用しなけ
ればならず、コストが上昇するという問題もあった。
【0006】本発明はこのような課題を解決するために
なされたもので、その目的とするところは、異常検出用
ポートを不要とし、マイクロコンピュータの拡張性を低
減させることなく、マイクロコンピュータ相互の監視を
行うことができるマイクロコンピュータ監視装置を提供
することにある。
なされたもので、その目的とするところは、異常検出用
ポートを不要とし、マイクロコンピュータの拡張性を低
減させることなく、マイクロコンピュータ相互の監視を
行うことができるマイクロコンピュータ監視装置を提供
することにある。
【0007】
【課題を解決するための手段】このような目的を達成す
るために、本発明は、送り手側のマイクロコンピュータ
からの通信データの書き込みに際し、デュアルポートR
AMに設けた異常判定用メモリの記憶データを更新する
ものとし、受け手側のマイクロコンピュータにおいて、
上記異常判定用メモリの記憶データを監視することによ
り、送り手側のマイクロコンピュータの異常の有・無を
判断するようにしたものである。
るために、本発明は、送り手側のマイクロコンピュータ
からの通信データの書き込みに際し、デュアルポートR
AMに設けた異常判定用メモリの記憶データを更新する
ものとし、受け手側のマイクロコンピュータにおいて、
上記異常判定用メモリの記憶データを監視することによ
り、送り手側のマイクロコンピュータの異常の有・無を
判断するようにしたものである。
【0008】
【作用】したがってこの発明によれば、デュアルポート
RAMに対して、送り手側のマイクロコンピュータから
通信データの書き込みに際し、これと並行して異常判定
用メモリの記憶データが更新される。受け手側のマイク
ロコンピュータは、この異常判定用メモリの記憶データ
を監視することにより、例えばこの記憶データが所定時
間経過しても更新されない場合を、送り手側のマイクロ
コンピュータの異常として判断する。
RAMに対して、送り手側のマイクロコンピュータから
通信データの書き込みに際し、これと並行して異常判定
用メモリの記憶データが更新される。受け手側のマイク
ロコンピュータは、この異常判定用メモリの記憶データ
を監視することにより、例えばこの記憶データが所定時
間経過しても更新されない場合を、送り手側のマイクロ
コンピュータの異常として判断する。
【0009】
【実施例】以下、本発明を実施例に基づき詳細に説明す
る。
る。
【0010】図1はこの発明の一実施例を示すマイクロ
コンピュータ監視装置のシステム構成図である。同図に
おいて、101および102はデータ通信を制御する第
1および第2のマイクロコンピュータ、103および1
04は通信データを伝送する第1および第2のA/Dバ
ス、105は通信データを中継するデュアルポートRA
Mである。デュアルポートRAM105にはその一部に
異常判定用メモリ105−1が設けられている。
コンピュータ監視装置のシステム構成図である。同図に
おいて、101および102はデータ通信を制御する第
1および第2のマイクロコンピュータ、103および1
04は通信データを伝送する第1および第2のA/Dバ
ス、105は通信データを中継するデュアルポートRA
Mである。デュアルポートRAM105にはその一部に
異常判定用メモリ105−1が設けられている。
【0011】次に、このマイクロコンピュータ監視装置
の動作について、マイクロコンピュータ101,102
およびデュアルポートRAM105の機能を交えながら
説明する。
の動作について、マイクロコンピュータ101,102
およびデュアルポートRAM105の機能を交えながら
説明する。
【0012】今、送り手側のマイクロコンピュータを1
01、受け手側のマイクロコンピュータを102とする
と、送り手側のマイクロコンピュータ101は、図2に
その処理フローチャートを示すように、異常判定用メモ
リ105−1の記憶データ(異常判定データ)をインク
リメントして(ステップ201)、通信データをデュア
ルポートRAM105に書き込む(ステップ202)。
01、受け手側のマイクロコンピュータを102とする
と、送り手側のマイクロコンピュータ101は、図2に
その処理フローチャートを示すように、異常判定用メモ
リ105−1の記憶データ(異常判定データ)をインク
リメントして(ステップ201)、通信データをデュア
ルポートRAM105に書き込む(ステップ202)。
【0013】すなわち、デュアルポートRAM105で
は、送り手側のマイクロコンピュータ101からの通信
データの書き込みに際し、これと並行して異常判定用メ
モリ105−1の記憶する異常判定データが更新され
る。
は、送り手側のマイクロコンピュータ101からの通信
データの書き込みに際し、これと並行して異常判定用メ
モリ105−1の記憶する異常判定データが更新され
る。
【0014】一方、受け手側のマイクロコンピュータ1
02は、図3にその処理フローチャートを示すように、
異常判定用メモリ105−1の記憶している異常判定デ
ータを読み込み(ステップ301)、この読み込んだ異
常判定データと前回保存した異常判定データと比較する
(ステップ302)。今回読み込んだ異常判定データと
前回保存した異常判定データとが異なっていれば、すな
わち異常判定データが更新されていれば、異常判定デー
タが正常値であるとして、後述するカウンタのカウント
値をクリアしたうえ(ステップ303)、デュアルポー
トRAM105からの通信データを読み込む(ステップ
304)。そして、今回読み込んだ異常判定データを異
常判定用メモリ105−1に更新記憶し(ステップ30
5)、以下同様にして、所定周期でステップ301以降
の処理動作を繰り返す。
02は、図3にその処理フローチャートを示すように、
異常判定用メモリ105−1の記憶している異常判定デ
ータを読み込み(ステップ301)、この読み込んだ異
常判定データと前回保存した異常判定データと比較する
(ステップ302)。今回読み込んだ異常判定データと
前回保存した異常判定データとが異なっていれば、すな
わち異常判定データが更新されていれば、異常判定デー
タが正常値であるとして、後述するカウンタのカウント
値をクリアしたうえ(ステップ303)、デュアルポー
トRAM105からの通信データを読み込む(ステップ
304)。そして、今回読み込んだ異常判定データを異
常判定用メモリ105−1に更新記憶し(ステップ30
5)、以下同様にして、所定周期でステップ301以降
の処理動作を繰り返す。
【0015】受け手側のマイクロコンピュータ102
は、ステップ302において、今回読み込んだ異常判定
データが更新されていないことを確認すると、前述のカ
ウンタのカウント値をアップし(ステップ306)、そ
のカウント値Nが所定値n以上であるか否かを確認する
(ステップ307)。カウント値Nがn以下であれば、
マイクロコンピュータ101からの書き込み処理が終了
していないと判断して、今回読み込んだ異常判定データ
を異常判定用メモリ105−1に更新記憶する(ステッ
プ305)。
は、ステップ302において、今回読み込んだ異常判定
データが更新されていないことを確認すると、前述のカ
ウンタのカウント値をアップし(ステップ306)、そ
のカウント値Nが所定値n以上であるか否かを確認する
(ステップ307)。カウント値Nがn以下であれば、
マイクロコンピュータ101からの書き込み処理が終了
していないと判断して、今回読み込んだ異常判定データ
を異常判定用メモリ105−1に更新記憶する(ステッ
プ305)。
【0016】カウント値Nがn以上であれば、すなわち
カウント値nに応じた所定時間が経過しても異常判定デ
ータが更新されない場合には、これを送り手側のマイク
ロコンピュータ101に異常が生じたものと判断し、フ
ェール処理を行う(ステップ308)。
カウント値nに応じた所定時間が経過しても異常判定デ
ータが更新されない場合には、これを送り手側のマイク
ロコンピュータ101に異常が生じたものと判断し、フ
ェール処理を行う(ステップ308)。
【0017】なお、上述においては、送り手側のマイク
ロコンピュータを101、受け手側のマイクロコンピュ
ータを102としたが、送り手側のマイクロコンピュー
タを102、受け手側のマイクロコンピュータを101
とした場合にも、同様動作が行われる。
ロコンピュータを101、受け手側のマイクロコンピュ
ータを102としたが、送り手側のマイクロコンピュー
タを102、受け手側のマイクロコンピュータを101
とした場合にも、同様動作が行われる。
【0018】
【発明の効果】以上説明したことから明らかなように本
発明によれば、デュアルポートRAMに設けられた異常
判定用メモリの記憶データを監視することにより、送り
手側のマイクロコンピュータの異常の有・無を判断する
ようにしたので、異常検出用ポートを不要とし、マイク
ロコンピュータの拡張性を低減させることなく、マイク
ロコンピュータ相互の監視を行うことができるようにな
る。
発明によれば、デュアルポートRAMに設けられた異常
判定用メモリの記憶データを監視することにより、送り
手側のマイクロコンピュータの異常の有・無を判断する
ようにしたので、異常検出用ポートを不要とし、マイク
ロコンピュータの拡張性を低減させることなく、マイク
ロコンピュータ相互の監視を行うことができるようにな
る。
【図1】本発明の一実施例を示すマイクロコンピュータ
監視装置のシステム構成図である。
監視装置のシステム構成図である。
【図2】送り手側のマイクロコンピュータの処理フロー
チャートである。
チャートである。
【図3】受け手側のマイクロコンピュータの処理フロー
チャートである。
チャートである。
【図4】従来のマイクロコンピュータ監視装置のシステ
ム構成図である。
ム構成図である。
【図5】従来のマイクロコンピュータ監視装置の動作を
説明するためのタイムチャートである。
説明するためのタイムチャートである。
101 第1のマイクロコンピュータ 102 第2のマイクロコンピュータ 103 第1のA/Dバス 104 第2のA/Dバス 105 デュアルポートRAM 105−1 異常判定用メモリ
Claims (1)
- 【請求項1】 デュアルポートRAMを介して相互にデ
ータ通信を行うマイクロコンピュータの異常の有・無を
監視するマイクロコンピュータ監視装置において、 前記デュアルポートRAMに設けられ、送り手側のマイ
クロコンピュータからの通信データの書き込みに際し、
その記憶データが更新される異常判定用メモリと、 受け手側のマイクロコンピュータにおいて、前記異常判
定用メモリの記憶データを監視することにより、送り手
側のマイクロコンピュータの異常の有・無を判断する手
段とを備えたことを特徴とするマイクロコンピュータ監
視装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4347711A JPH06202908A (ja) | 1992-12-28 | 1992-12-28 | マイクロコンピュータ監視装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4347711A JPH06202908A (ja) | 1992-12-28 | 1992-12-28 | マイクロコンピュータ監視装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06202908A true JPH06202908A (ja) | 1994-07-22 |
Family
ID=18392071
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4347711A Pending JPH06202908A (ja) | 1992-12-28 | 1992-12-28 | マイクロコンピュータ監視装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06202908A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08305675A (ja) * | 1995-04-28 | 1996-11-22 | Nippon Denki Ido Tsushin Kk | マルチプロセッサシステムおよびその運転管理方 法 |
JP2010257121A (ja) * | 2009-04-23 | 2010-11-11 | Toshiba Mach Co Ltd | ステータス表示切替 |
-
1992
- 1992-12-28 JP JP4347711A patent/JPH06202908A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08305675A (ja) * | 1995-04-28 | 1996-11-22 | Nippon Denki Ido Tsushin Kk | マルチプロセッサシステムおよびその運転管理方 法 |
JP2010257121A (ja) * | 2009-04-23 | 2010-11-11 | Toshiba Mach Co Ltd | ステータス表示切替 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6393020B1 (en) | Gated multi-drop communication system | |
JPH06202908A (ja) | マイクロコンピュータ監視装置 | |
JPH02128540A (ja) | データ通信方法およびそのシステム | |
JPS61295738A (ja) | 伝送制御装置 | |
US20010005169A1 (en) | Security system | |
US4924479A (en) | Communication control system | |
JP2518517B2 (ja) | 通信バス監視装置 | |
JPS62206946A (ja) | リモ−トテスト回路 | |
JP3196914B2 (ja) | キャリア制御回線の障害監視方法及びその装置 | |
JP2993134B2 (ja) | 監視制御データ伝送方式 | |
JP2541492B2 (ja) | マイクロプロセッサ遠隔リセット方式 | |
JP2762276B2 (ja) | 通信ラインの二重化方式 | |
JP2000059403A (ja) | 多重通信装置におけるデータ破壊防止方法 | |
JPH09233152A (ja) | データ処理システムにおけるシリアル通信方法 | |
JP2758762B2 (ja) | オートフォールバック装置及び方法 | |
JP2941266B1 (ja) | バス通信型エンコーダ装置のエンコーダデータ出力方法 | |
JP2743880B2 (ja) | ブロードキャストメッセージ重複受信防止機能方式 | |
JPS59158145A (ja) | 半二重マルチドロツプ伝送路拡張方式 | |
JPS61270929A (ja) | ワイヤレス伝送システム | |
JPS62204635A (ja) | 双方向信号中継器 | |
JPH03110997A (ja) | 双方向多重通信方式 | |
JPH04185138A (ja) | 通信制御装置 | |
JPH03289833A (ja) | 車両用データ伝送装置 | |
JPH01166651A (ja) | デュアル・ハンドセット付自動車電話装置 | |
KR19990003250A (ko) | 교환기 시스템에서 전송 메시지 충돌 방지 장치 및 그 방법 |