JP2762276B2 - 通信ラインの二重化方式 - Google Patents

通信ラインの二重化方式

Info

Publication number
JP2762276B2
JP2762276B2 JP63144637A JP14463788A JP2762276B2 JP 2762276 B2 JP2762276 B2 JP 2762276B2 JP 63144637 A JP63144637 A JP 63144637A JP 14463788 A JP14463788 A JP 14463788A JP 2762276 B2 JP2762276 B2 JP 2762276B2
Authority
JP
Japan
Prior art keywords
line
communication
stations
sub
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63144637A
Other languages
English (en)
Other versions
JPH01314046A (ja
Inventor
陽志 鴨林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
YOKOGAWA JONSON KONTOROORUZU KK
Original Assignee
YOKOGAWA JONSON KONTOROORUZU KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by YOKOGAWA JONSON KONTOROORUZU KK filed Critical YOKOGAWA JONSON KONTOROORUZU KK
Priority to JP63144637A priority Critical patent/JP2762276B2/ja
Publication of JPH01314046A publication Critical patent/JPH01314046A/ja
Application granted granted Critical
Publication of JP2762276B2 publication Critical patent/JP2762276B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は複数の局から構成される通信ネットワークに
おけるシリアル通信ラインの二重化方式に関し、特に、
二重化された通信ラインの切替方式に関する。
〔従来の技術〕
シリアル通信ラインを二重化する場合は、通常、第2
図に示すように、通信制御回路10を、二回路、使用して
行うか、第3図に示すように通信制御回路10を一回路の
み設け、二つの通信ラインの受信データを、OR回路11を
介して通信制御回路10に入力している。第2図及び第3
図において、1及び1′は送信データ、2及び2′は受
信データ、3及び3′はドライバー制御信号、12及び1
2′はドライバ、13及び13′はレシーバである。
〔発明が解決しようとする問題点〕
しかしながら、前者の回路では、通信制御回路10を二
回路設けるので、回路が複雑になり、コストも上がる。
これに対して、後者の回路では、通信制御回路10を1
回路だけ使用するので、回路が簡略化され、低コストと
なる。しかし、通信を行っていない通信ラインで信号が
オンとなるトラブルが生じると、通信中の通信ラインの
データが正常に受信できなくなり、正常な通信が行なえ
なくなる。又、通信ラインの切替を行う場合は、受信局
で受信データの入力がなくなった時間が所定時間続いた
時に、切替えていた為、受信局での通信ラインの切替は
送信局と非同期となる。
本発明の目的は、通信制御回路を一回路だけ用いて通
信ラインの二重化を行なう方式において、通信中でない
通信ラインのトラブルによる通信中の通信ラインの通信
不能の発生を防止できる低価格のシリアル通信ラインの
二重化方式を提供することにある。
本発明の別の目的は、ある局が、現用の通信ラインを
介しての通信の異常を検出した時、予備の通信ラインを
介して切替指示信号を残りの局に送ることによって、あ
る局から残りの局へ予備の通信ラインへの切替を指示す
るようにした通信ラインの二重化方式を提供することに
ある。
〔課題を解決するための手段〕
本発明によれば、複数の局を有し、該複数の局間の通
信ラインが二重化された複数ネットワークにおいて、前
記通信ラインの主及び副ラインを予め規定し、通常は前
記主ラインを介して通信を行ない、前記複数の局のうち
一局における通信制御回路が前記主ラインを介しての通
信の異常を検出した時、該一局の前記通信制御回路は、
規定時間内に規定回数N(Nは2以上の整数)回、論理
“1"レベルが出現するライン切替指示信号を前記副ライ
ンに送出し、前記複数の局のうちの残りの局は、前記ラ
イン切替指示信号をライン切替指示信号検出手段で検出
した時、自局の通信制御回路に、前記副ラインを介して
通信を行なうよう指示し、前記複数の局のうちの残りの
局は、前記副ラインにノイズとして発生した、前記論理
“1"レベルが前記規定時間内に出現する回数が前記規定
回数に満たない信号には、応答しないことを特徴とする
通信ラインの二重化方式が得られる。
〔作用〕
本発明では、ある局が主ラインを介しての通信の異常
に検出した時、副ラインを介して、規定時間内に複数の
N回論理“1"レベルが出現するライン切替指示信号を残
りの局に送る。残りの局のライン切替指示信号検出手段
は、副ラインに規定時間内に規定回数に満たないノイズ
が発生するトラブルが起った場合には、応答せず、従っ
て、副ラインのトラブルが主ラインを介しての通信に影
響することはない。また、主ラインを介しての通信の異
常を検出した局が、即時に、ライン切替指示信号を、副
ラインを介して、残りの局へ送るので、両局の副ライン
への切替時期を実質的に同期させることが可能となる。
〔実施例〕
次に本発明の実施例について図面を参照して説明す
る。
第4図を参照すると、本発明の一実施例による通信ラ
インの二重化方式のシステム構成が示されている。局1
〜局N 100−1〜100−Nの相互間は、通信ライン1(主
ライン)と通信ライン2(副ライン)とで接続され、二
重化されている。
第1図を参照すると、第4図の局100−1〜100−Nの
各々の送受信部が示されている。通信ライン1及び2か
らレシーバ13及び13′を介して入力された受信データ2
及び2′は、ライン切替回路14及び14′に入力される。
ライン切替回路14からは、通信中の通信ライン1(主ラ
イン)の受信データ7を出力し、通信制御回路10に入力
する。ライン切替回路14′からは通信を行なっていない
通信ライン2(副ライン)の受信データ7′を出力し、
切替制御回路16に入力する。切替制御回路16からの出力
信号(即ち、ライン切替制御信号)8は、ライン切替回
路14及び通信制御回路10には、直接、与えられるがライ
ン切替回路14′にはインバータ15を介して与えられる。
9及び9′は本局の制御回路(図示せず)から通信制御
回路10及び切替制御回路16に与えられる制御信号であ
る。制御信号9については後述する。
本発明では、通信ライン1を主ラインに通信ライン2
を副ラインに予め規定し、通常は、主ラインを介して局
間の通信を行ない、主ラインでの通信に異常が発生した
とき、通信ラインを副ラインに切替え、以後副ラインを
使用して局間の通信を行なう。
主ラインを介して局間の通信を行なっている通常時に
は、切替制御回路16は、論理“1"レベルのライン切替制
御信号8を出力している。通信制御回路10は、論理“1"
レベルのライン切替制御信号8を受けている時は、主ラ
インに接続されたドライバ12を駆動して送信データ1を
主ラインに送出することができる。逆に、ライン切替制
御信号8が論理“0"レベルのときには、通信制御回路10
は、副ラインに接続された12′を駆動して送信データ1
を副ラインに送出することができる。
ライン切替回路14及び14′は、第5図に示したような
回路構成を有している。従って、ライン切替制御信号8
が論理“1"レベルの時は、ライン切替回路14は、主ライ
ンを介して受信した受信データ2を通信制御回路10に入
力し、ライン切替回路14′は、副ラインからの受信デー
タ2′を切替制御回路16に与える。逆に、ライン切替制
御信号8が論理“0"レベルのときには、ライン切替回路
14が副ラインからの受信データ2′を通信制御回路10に
入力し、ライン切替回路14′によって主ラインが切替制
御回路16に接続される。
ここで、第4図の局100−1が送信局であり、第4図
の局100−2が受信局であると仮定して、第4図のシス
テムにおける通信ライン切替動作を第1図をも参照し
て、説明する。
局100−1は主ラインを介してデータ又はコマンドを
局100−2へ送出し、局100−2からの応答を待つ。この
際、局100−1は一定時間内に応答がないか、又は期待
した応答でない場合に、正常な通信ができなくなったも
の(即ち、異常)と判断し(通常は、数回、同一動作を
繰り返した後、異常と判断する)、通信ラインを正ライ
ンから副ラインに切替える為に、局100−1の通信制御
回路10から副ラインに予め規定したデータをライン切替
指示信号として送出し、局100−2のみならず、その他
の局100−3,100−4,100−Nにも通信ラインの副ライン
への切替えを指示する。
この際、ライン切替指示信号としては、規定時間内に
予め定めたN(Nは2以上の整数)回、論理“1"が出現
するものが、選ばれる。例えば、50msec内に16個のパル
スが出現する信号がライン切替指示信号として選ばれ
る。
このとき、局100−2,100−3,100−4,100−Nの各々
は、副ラインを介して送られて来たライン切替指示信号
を切替制御回路16にて検出し、自局の通信制御回路10
に、論理“0"レベルのライン切替制御信号8を与えるこ
とにより、副ラインを介して通信を行なうよう指示す
る。これにより、通信制御回路10は、ドライバー12′に
駆動信号を与えるので、局100−2,100−3,100−4,100−
Nの各々には、ドライバー12′を介して送信データ1を
副ラインに送出することが可能となる。論理“0"レベル
のライン切替制御信号8は、ライン切替回路14には直接
に、ライン切替回路14′にはインバータ15を介して、与
えられているので、副ラインを介して受けた受信データ
2′はライン切替回路14を介して通信制御回路10に与え
られる。
このように、切替制御回路16は、前述したライン切替
指示信号を検出するためのライン切替指示信号検出手段
として、動作するのである。
第6図に切替制御回路16の具体例を示した。タイマー
61は、ライン切替制御信号をライン切替回路14′から受
けると、ライン切替制御信号の第1のパルスの立上り時
(論理“0"レベルから論理“1"レベルへの変化時)に応
答し、その時点から前記規定時間後にクリア信号を出力
する。この時、カウンタ62も、ライン切替制御信号をラ
イン切替回路14′から受けており、ライン切替制御信号
のパルスを1個ずつカウントし、N個のパルスをカウン
トした時点で、ラッチ63のクロック端子CKにパルスを与
える。この結果、ラッチ63は、反転出力端子の出力レ
ベルを“1"から“0"に変える。このラッチ63の反転出力
端子の出力信号が前述したライン切替制御信号として
用いられるのである。ラインのノイズ等で前記規定時間
内にN個に満たないパルスがカウンター62に入力されて
も、カウンター63からラッチ63のクロック端子CKにパル
スは入力されないので、ラインのノイズ等によってライ
ンが切替わるという誤動作は生じない。なお、第6図に
おいて、9は、イニシャル時の主副ラインの決定及び主
副ラインの切替の復帰のための制御信号である。
なお、本発明は、第7図のようなシステムにも適用で
きる。即ち、1台のセントラルスーテションCSと、複数
のローカルステーションLSを持ち、通信ラインが二重化
され、CSが通信ラインを制御しているシステムにおい
て、CSは通信ラインの端末につながっているLS(ここで
はLSN)が応答しなくなった時、通信ラインの異常が発
生したものと見なし、副ラインに前述したライン切替指
示信号を送出し、全LSの通信ラインを一斉に切替え、以
後副ラインを介して制御を行う。(この時、通信の異常
をオペレータに知らせ、オペレータの介在を指示す
る。) なお、第1図において、通信制御回路10として、入出
力(I/O)ポート、通信インターフェース1チャネルを
備えたワンチップマイクロコンピュータを使用すると、
信号7′及び8を入出力(I/O)ポートに接続すること
で、切替制御回路16と、同等の機能がプログラムで実現
でき、更に簡単に二重化ラインを持ったステーションが
実現できる。
〔発明の効果〕
以上説明したように、本発明では、ある局が主ライン
を介しての通信の異常を検出した時、副ラインを介し
て、規定時間内に複数のN回論理“1"レベルが出現する
ライン切替指示信号を残りの局に送るようにしたもので
ある。残りの局のライン切替指示信号検出手段は、副ラ
インに規定時間内に規定回数に満たないノイズが発生す
るトラブルが起っても、応答せず、従って、副ラインの
トラブルが主ラインを介しての通信に影響することはな
い。また、主ラインを介しての通信の異常を検出した局
が、即時に、ライン切替指示信号を、副ラインを介して
残りの局へ送るので、両局の副ラインへの切替時期を実
質的に同期させることが可能となる。
更に、本発明では、1回路の通信制御回路と、副ライ
ンの受信データからライン切替指示信号を検出する簡単
な回路とで、通信制御回路で回路を使用した通信ライン
の二重化と同等の機能を持った二重化が、低価格、小ス
ペースで実現できる。
【図面の簡単な説明】
第1図は本発明の一実施例による通信ラインの二重化方
式に用いる局の送受信部のブロック図、第2図及び第3
図はそれぞれ従来の通信ラインの二重化方式に用いる局
の送受信部のブロック図、第4図は本発明の一実施例に
よる通信ラインの二重化方式のシステム構成を示したブ
ロック図、第5図は第1図の送受信部のライン切替回路
を示した図、第6図は第1図の送受信部の切替制御回路
を示した図、第7図は本発明が適用されるシステムを示
したブロック図である。 10…通信制御回路、12及び12′…ドライバ、13及び13′
…レシーバ、14及び14′…ライン切替回路、15…インバ
ータ、16…切替制御回路(ライン切替指示信号検出手
段)。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】複数の局を有し、該複数の局間の通信ライ
    ンが二重化された複数ネットワークにおいて、前記通信
    ラインの主及び副ラインを予め規定し、通常は前記主ラ
    インを介して通信を行ない、前記複数の局のうち一局に
    おける通信制御回路が前記主ラインを介しての通信の異
    常を検出した時、該一局の前記通信制御回路は、規定時
    間内に規定回数N(Nは2以上の整数)回、論理“1"レ
    ベルが出現するライン切替指示信号を前記副ラインに送
    出し、前記複数の局のうちの残りの局は、前記ライン切
    替指示信号をライン切替指示信号検出手段で検出した
    時、自局の通信制御回路に、前記副ラインを介して通信
    を行なうよう指示し、前記複数の局のうちの残りの局
    は、前記副ラインにノイズとして発生した、前記論理
    “1"レベルが前記規定時間内に出現する回数が前記規定
    回数に満たない信号には、応答しないことを特徴とする
    通信ラインの二重化方式。
JP63144637A 1988-06-14 1988-06-14 通信ラインの二重化方式 Expired - Lifetime JP2762276B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63144637A JP2762276B2 (ja) 1988-06-14 1988-06-14 通信ラインの二重化方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63144637A JP2762276B2 (ja) 1988-06-14 1988-06-14 通信ラインの二重化方式

Publications (2)

Publication Number Publication Date
JPH01314046A JPH01314046A (ja) 1989-12-19
JP2762276B2 true JP2762276B2 (ja) 1998-06-04

Family

ID=15366692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63144637A Expired - Lifetime JP2762276B2 (ja) 1988-06-14 1988-06-14 通信ラインの二重化方式

Country Status (1)

Country Link
JP (1) JP2762276B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5877336A (ja) * 1981-11-04 1983-05-10 Toshiba Corp オンラインシステムにおける回線切換方式

Also Published As

Publication number Publication date
JPH01314046A (ja) 1989-12-19

Similar Documents

Publication Publication Date Title
US4939752A (en) Distributed timing recovery for a distributed communication system
US4799052A (en) Method for communicating data on a communication network by token passing
JPH0366863B2 (ja)
EP0288648A1 (en) Adapter bus switch for improving the availability of a control unit
JP2762276B2 (ja) 通信ラインの二重化方式
KR100214134B1 (ko) 전전자 교환기의 스탠바이 프로세서의 자기진단 방법
JPS62176345A (ja) 2重系ル−プ形伝送制御装置
JP2910420B2 (ja) 通信制御装置
JPS62206946A (ja) リモ−トテスト回路
JP4431262B2 (ja) 制御装置
KR100290560B1 (ko) 에이티엠 시스템에서 셀 버스 이중화 및 제어장치
JPH0619810A (ja) 二重化装置
JPH0659701A (ja) 切替制御方式
JPS5981943A (ja) ル−プ系障害自動回復方式
KR910007716B1 (ko) 패드시스템의 동기포트 이중화 장치 및 방법
JPS59160333A (ja) 2重系伝送路切換装置
JPH01111248A (ja) データ処理システムの系構成変更方式
JPH08191319A (ja) データ通信システム
JPH0563711A (ja) データ収集方式
JPH0126215B2 (ja)
JPH0756762A (ja) データ伝送装置
JPS598451A (ja) 伝送制御装置
JPH07107997B2 (ja) デ−タウェイ障害箇所検出方式
JPH08163153A (ja) バス型二重化伝送装置
JPS62245463A (ja) デ−タ転送方式

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090327

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090327

Year of fee payment: 11